半导体结构及其制造方法技术

本申请公开了一种半导体结构及其制造方法。该半导体结构为轴对称结构，包括：一有源区；有源区的中部形成有凹陷部，凹陷部的两侧分别形成一凸起部；一漏极，位于凹陷部的底部；一数据线接触件，位于漏极上；栅极边墙层，位于所述数据线接触件的一侧；两个隔离结构，分别位于所述有源区的两侧；两个栅极层，分别位于同侧所述栅极边墙层的远离对称轴的一侧；两个字线，分别位于同侧所述栅极层上方；两个源极，分别位于同侧所述凸起部上。本申请的半导体结构，能够减少制造工艺微细化导致的存储单元间干涉的干扰误差，防止行间耦合导致的特性变化(劣化)等问题,能有效提升高集成度半导体产品的可信赖度。的可信赖度。的可信赖度。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本申请涉及半导体
，具体涉及一种半导体结构及其制造方法。

技术介绍

[0002]为了制作随着大容量化发展出的高集成的ULSI，元件大小缩减至nm级以下，元件间的物理距离也变近，相邻元件间逐渐产生干涉问题，尤其是由数据储存装置电容器制作的DRAM有须在一定时间内进行数据刷新的特性，特定字线在单元数据刷新间隔内反复进行激活，临接单元因干涉导致的漏电，数据保留时间比刷新周期(例如32或者64ms)短，数据刷新前就已经读取数据。在DRAM控制器使用专用计数器，追踪行激活数量，特定字线的反复访问发生时，将刷新间隔缩短，控制不良发生的方法；在DRAM控制器使用专用计数器，追踪行的激活数量，特定字线的反复访问发生时，只进行邻接行的刷新，控制不良发生的方法。如图1所示为现有技术的掩埋栅极晶体管结构。这两种方法是现有技术中DDR4以后的存储系统使用的方法，为了追踪行的活性化数量，有需将该计数器用为专用，以及在存储系统占据一定的面积且引发电流overhead的缺点。反复接收特定行地址的话，就会发生邻接的行的数据产生变化或是无法判读的问题，使信赖度降低。原因是随着制造工艺微细化，导致存储单元间的干扰误差发生，这样的现象随着工艺微细化将会变得更加严重。如果特定字线反复激活，即字线电压反复切换的话，因为开启关闭产生的电子因高电位水平可能会流往受损行，导致邻接受损行的部分单元比预期更快地漏出电荷。

技术实现思路

[0003]本申请的目的是提供一种半导体结构及其制造方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
[0004]根据本申请实施例的一个方面，提供一种半导体结构，为轴对称结构，包括：
[0005]一有源区；所述有源区的中部形成有凹陷部，所述凹陷部的两侧分别形成一凸起部；
[0006]一漏极，位于所述凹陷部的底部；
[0007]一数据线接触件，位于所述漏极上；所述半导体结构的对称轴穿过所述有源区、所述漏极和所述数据线接触件；
[0008]两个栅极层，分别位于同侧所述栅极边墙层的远离对称轴的一侧；
[0009]两个字线，分别位于同侧所述栅极层上方；
[0010]两个源极，分别位于同侧所述凸起部上。
[0011]根据本申请实施例的另一个方面，提供一种半导体结构的制造方法，包括：
[0012]提供一轴对称结构；所述轴对称结构包括有源区；
[0013]在所述有源区的中间部位形成第一沟槽，在所述有源区上位于所述第一沟槽的两
侧分别形成凸起部；
[0014]在所述第一沟槽底部形成栅极氧化物层；
[0015]在所述栅极氧化物层上形成栅极层；
[0016]形成贯穿所述栅极层和所述栅极氧化物层的第二沟槽；
[0017]向所述有源区注入N型掺杂物，在所述有源区的位于所述第二沟槽正下方的部位形成漏极，在所述凸起部上形成源极；
[0018]在所述第二沟槽内、所述漏极的正上方形成数据线接触件；
[0019]在所述栅极氧化物层和所述栅极层上形成字线。
[0020]根据本申请实施例的另一个方面，提供一种电子设备，包括上述的半导体结构。
[0021]本申请实施例的其中一个方面提供的技术方案可以包括以下有益效果：
[0022]本申请实施例提供的半导体结构，能够减少制造工艺微细化导致的存储单元间干涉的干扰误差，防止行间耦合导致的特性变化(劣化)等问题,能有效提升高集成度半导体产品的可信赖度。
[0023]本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
[0024]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1示出了现有技术的掩埋栅极晶体管结构；
[0026]图2示出了本申请实施例提供的结构；
[0027]图3示出了在图2所示结构的基础上刻蚀出第一沟槽后的结构；
[0028]图4示出了在图3所示结构的基础上形成栅极氧化物层和栅极层后的结构；
[0029]图5示出了在图4所示结构的基础上涂覆第一SiN层和第二掩模层后的结构；
[0030]图6示出了在图5所示结构的基础上刻蚀出第二沟槽后的结构；
[0031]图7示出了在图6所示结构基础上注入N型掺杂物后的结构；
[0032]图8示出了在图7所示结构的基础上形成数据线接触件、字线和存储结接触件后的结构。
具体实施方式
[0033]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0034]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的
各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0035]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0036]如图2-图8所示，本申请的一个实施例提供了一种半导体结构的制造方法，包括：
[0037]S10、提供一结构，该结构包括有源区5、位于该有源区5两侧的隔离结构6以及覆盖有源区5和隔离结构6顶面的第一掩模层2，如图2所示。
[0038]隔离结构6的顶面可以与有源区5的顶面相齐平，也可以略低于有源区5的顶面，具体可根据实际需要进行设置，本实施例中所采用的技术方案为隔离结构6的顶面与有源区5的顶面相齐平。在该有源区5和隔离结构6上覆盖有第一掩模层2，该掩模层用于刻蚀有源区5。
[0039]具体地，首先形成有源区5，然后在有源区5两侧形成隔离结构6，最后在有源区5和隔离结构6上形成完全覆盖有源区5顶面和隔离结构6顶面的第一掩模层2。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，为轴对称结构，包括：一有源区；所述有源区的中部形成有凹陷部，所述凹陷部的两侧分别形成一凸起部；一漏极，位于所述凹陷部的底部；一数据线接触件，位于所述漏极上；所述半导体结构的对称轴穿过所述有源区、所述漏极和所述数据线接触件；两个栅极层，分别位于同侧所述栅极边墙层的远离对称轴的一侧；两个字线，分别位于同侧所述栅极层上方；两个源极，分别位于同侧所述凸起部上。2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：两个栅极氧化物层，分别位于同侧所述栅极层的外侧与所述有源区之间。3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：两个存储接触件，分别位于同侧所述源极的顶面上。4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：两个隔离结构，分别位于所述有源区的两侧。5.根据权利要求4所述的半导体结构，其特征在于，所述半导体结构还包括：两个氮化物层，分别位于同侧所述隔离结构的顶面上。6.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅极边墙层，位于所述数据线接触件的一侧。7.一种半导体结构的制造方法，其特征在于，包括：提供一轴对称结构；所述轴对称结构包括有源区；在所述有源区的中间部位形成第一沟槽，在所述有源区上位于所述第一沟...

【专利技术属性】
技术研发人员：尹炅一，吴容哲，刘金彪，贺晓彬，丁明正，王垚，刘青，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：