具有多个输入端子的电阻式存储器元件制造技术

本发明专利技术涉及具有多个输入端子的电阻式存储器元件，揭示了电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。该电阻式存储器元件具有第一电极、第二电极、第三电极、以及开关层。该第一电极与该开关层耦接，该第二电极与该开关层的侧表面耦接，且该第三电极与该开关层耦接。与该开关层耦接。与该开关层耦接。

【技术实现步骤摘要】
具有多个输入端子的电阻式存储器元件


[0001]本专利技术涉及集成电路及半导体装置制造，尤其涉及电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。

技术介绍

[0002]电阻式随机访问存储器(ReRAM或RRAM)装置提供一种嵌入式非易失性存储器技术。由于它的电阻式存储器元件是非易失性的，因此，当该些存储器元件不通电时，该电阻式随机访问存储器装置保留所储存的数据位。电阻式随机访问存储器装置的该非易失性与易失性存储器技术例如静态随机存访问存储器(SRAM)装置(其中，在断电时所储存的内容最终丢失)以及动态随机访问存储器(DRAM)装置(其中，若不定期刷新，所储存的内容丢失)相反。
[0003]通过改变开关层(switching layer)上的电阻来提供表示所储存的数据位的不同信息储存状态(高电阻状态及低电阻状态)，从而在电阻式存储器元件中储存数据。为改变该开关层，可施加偏置电压，其足以创建一个或多个细丝(filament)作为跨越该开关层的厚度的导电路径，从而写入低电阻状态。还通过施加偏置电压来破坏该些细丝，以写入高电阻状态。
[0004]需要改进的电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。

技术实现思路

[0005]依据本专利技术的一个实施例，一种结构包括电阻式存储器元件，其具有第一电极、第二电极、第三电极、以及开关层。该第一电极与该开关层耦接，该第二电极与该开关层的侧表面耦接，且该第三电极与该开关层耦接。
[0006]依据本专利技术的另一个实施例，一种方法包括形成电阻式存储器元件的第一电极，形成与该第一电极耦接的该电阻式存储器元件的开关层，形成与该开关层的侧表面耦接的该电阻式存储器元件的第二电极，以及形成与该开关层耦接的该电阻式存储器元件的第三电极。
附图说明
[0007]包含于并构成本说明书的一部分的附图示例说明本专利技术的各种实施例，并与上面所作的有关本专利技术的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本专利技术的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。
[0008]图1
‑
2显示依据本专利技术的实施例处于处理方法的连续制造阶段的包括电阻式存储器元件的结构的示意剖视图。
[0009]图3显示依据本专利技术的替代实施例包括电阻式存储器元件的结构的示意剖视图。
具体实施方式
[0010]请参照图1并依据本专利技术的实施例，结构10包括电阻式存储器元件25，其可设于互连结构30的金属化层级中。互连结构30可通过在衬底20上方的中间工艺(middle
‑
of
‑
line)及后端工艺(back
‑
end
‑
of
‑
line)处理来制造。电阻式存储器元件25可位于互连结构30的其中一个金属化层级(例如M2金属化层级)的金属特征32上方。互连结构30包括可由介电材料例如二氧化硅组成的层间介电层34、36，且金属特征32可由金属例如铜或铝组成。
[0011]电阻式存储器元件25包括位于金属特征32上的层间介电层36中的底部电极44，位于底部电极44上方的开关层46，以及位于开关层46上方的绝缘体层48。底部电极44可由金属组成，例如铜、铂、铝、钛、氮化钛、钽、氮化钽、或钌，其可基于例如抗氧化性以及相对于后续形成的顶部电极的功函数差等因素来选择。开关层46可由金属氧化物例如PCMO(Pr0.7Ca0.3MnO3)、氧化镁、氧化钽、氧化铪、氧化钛、或氧化铝组成，或者可由过渡金属氮化物组成。绝缘体层48可为由介电材料例如二氧化硅或氮化硅组成的介电层。
[0012]底部电极44可通过沉积其构成材料层并利用光刻及蚀刻制程图案化该沉积层来形成。接着，沉积并平坦化层间介电层36，以移除形貌。为形成开关层46及绝缘体层48，可沉积其构成材料层于层间介电层36及底部电极44上方，并利用光刻及蚀刻制程图案化该些沉积层。
[0013]开关层46可具有顶部表面41、与顶部表面41相对的底部表面43、侧表面45，以及与侧表面47相对的侧表面47。绝缘体层48可具有分别与开关层46的侧表面45、47对齐的侧表面49，直接位于开关层46的顶部表面41上方的底部表面，以及与该底部表面相对的顶部表面51。开关层46的顶部表面41与绝缘体层48接触，且在一个实施例中，开关层46的顶部表面41可与绝缘体层48的该底部表面直接物理接触。在一个实施例中，绝缘体层48可从开关层46的侧表面45延伸至开关层46的侧表面47。在一个实施例中，绝缘体层48可完全覆盖开关层46的顶部表面41，以使顶部表面41的整个表面面积免受例如后续形成顶部电极的制程影响。
[0014]底部电极44横向位于开关层46的侧表面45与侧表面47之间。底部电极44位于开关层46的底部表面43下方。开关层46的底部表面43与底部电极44耦接，且在一个实施例中，开关层46的底部表面43可与底部电极44直接物理及电性接触。底部电极44的宽度可窄于开关层46，因此，底部电极44可仅与开关层46的底部表面43的部分接触。在此方面，底部电极44可具有宽度W1，且开关层46及绝缘体层48可具有大于底部电极44的宽度W1的宽度W2。
[0015]请参照图2，其中，类似的附图标记表示图1中类似的特征，且在该处理方法的下一制造阶段，在部分完成的电阻式存储器元件25上方形成互连结构30的层间介电层38。层间介电层38可由与层间介电层34、36的介电材料类似或相同的介电材料例如二氧化硅组成。
[0016]在层间介电层38中形成电阻式存储器元件25的顶部电极50及顶部电极52。为形成顶部电极50、52，可利用光刻及蚀刻制程图案化层间介电层38以定义开口54、56，在开口54、56中沉积金属，以及利用化学机械抛光平坦化。顶部电极50、52可由例如通过物理气相沉积沉积的金属组成，例如铂、钛、氮化钛、钽、氮化钽、或钌。在一个实施例中，顶部电极50可由与顶部电极52相同的金属组成，且顶部电极50、52可同时形成。在一个实施例中，顶部电极50、52可由不同的金属组成，且顶部电极50、52可例如通过以下制程序列分别形成：图案化开口54，通过沉积及平坦化形成顶部电极50，图案化开口56，以及通过沉积及平坦化形成顶
部电极52。顶部电极50、52以自对准方式形成，因为顶部电极50、52不是通过使用光刻及蚀刻制程沉积并图案化导体层来形成。层间介电层38的介电材料的部分位于顶部电极50与顶部电极52之间的空间中的绝缘体层48上方，并提供电性隔离。
[0017]顶部电极50与开关层46的侧表面45接触，且在一个实施例中，顶部电极50可与开关层46的侧表面45直接物理及电性接触。顶部电极52与开关层46的侧表面47接触，且在一个实施例中，顶部电极52可与开关层46的侧表面47直接物理及电性接触。因此，底部电极44及顶部电极50、52与开关层46的不同部分接触。顶部电极50还可与绝缘体层4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：电阻式存储器元件，包括第一电极、第二电极、第三电极，以及具有第一侧表面的开关层，该第一电极与该开关层耦接，该第二电极与该开关层的该第一侧表面耦接，且该第三电极与该开关层耦接。2.如权利要求1所述的结构，其中，该开关层包括与该第一侧表面相对的第二侧表面，且该第三电极与该开关层的该第二侧表面耦接。3.如权利要求2所述的结构，其中，该开关层包括底部表面以及与该底部表面相对的顶部表面，且还包括：绝缘体层，位于该开关层的该顶部表面上。4.如权利要求3所述的结构，其中，该绝缘体层从该开关层的该第一侧表面延伸至该开关层的该第二侧表面。5.如权利要求3所述的结构，其中，该第一电极设置于横向位于该开关层的该第一侧表面与该第二侧表面之间的该开关层的该底部表面下方。6.如权利要求3所述的结构，其中，该第二电极在该开关层的该第一侧表面之上与该绝缘体层重叠，且该第三电极在该开关层的该第二侧表面之上与该绝缘体层重叠。7.如权利要求3所述的结构，其中，该绝缘体层完全覆盖该开关层的该顶部表面。8.如权利要求2所述的结构，其中，该开关层具有从该第一侧表面延伸至该第二侧表面的底部表面，且该第一电极设置于横向位于该第一侧表面与该第二侧表面之间的该底部表面下方。9.如权利要求1所述的结构，其中，该第二电极由第一金属组成，且该第三电极由在组成上不同于该第一金属的第二金属组成。10.如权利要求1所述的结构，其中，该电阻式存储器元件包括与该开关层耦接的第四电极。11.如权利要求10所述的结构，其中，该开关层包括位于该第一电极上的第一段，从该第一段延伸至该第四电极的第二段，以及从该第一段延伸至该第四电极的第三段。12.如权利要求11所述的结构，其中，该开关层的该第一段、该第二段及该第三段以及该第...

【专利技术属性】
技术研发人员：王蓝翔，陈学深，卓荣发，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：