运算电路和神经形态器件制造技术

一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够使电阻值变化；输入线，其与所述第一端子连接；电容器，其与所述第二端子连接，位于所述第二端子与基准电位之间；第一开关元件，其与所述第三端子连接；配线，其经由所述第一开关元件与所述第三端子连接；第二开关元件，其与所述配线的第一端连接；和第三开关元件，其与所述配线的第二端连接。所述配线的第二端连接。所述配线的第二端连接。

【技术实现步骤摘要】
【国外来华专利技术】运算电路和神经形态器件


[0001]本专利技术涉及运算电路和神经形态器件。

技术介绍

[0002]以进行神经网络的运算的神经形态器件的电力性能改善为目的，正在进行关于神经系统模型的研究、开发。作为这样的神经系统模型，可列举脉冲神经网络(SNN；Spiking Neural Network)等。
[0003]作为实现脉冲神经网络的方法，已知有使用两端子型的电阻变化元件来实现的方法(参照专利文献1)。在此，该电阻变化元件是能够使电阻变化的两端子型元件，例如是PCM(Phase Change Memory，相变化内存)等。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特表2018
‑
508922号公报。

技术实现思路

[0007]专利技术所要解决的问题
[0008]在此，目前，实现使用了三端子型的电阻变化元件的脉冲神经网络的方法尚未可知。
[0009]用于解决问题的技术手段
[0010]本专利技术的一方式提供一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够使电阻值变化；输入线，其与所述第一端子连接；电容器，其与所述第二端子连接，位于所述第二端子与基准电位之间；第一开关元件，其与所述第三端子连接；配线，其经由所述第一开关元件与所述第三端子连接；第二开关元件，其与所述配线的第一端连接；和第三开关元件，其与所述配线的第二端连接。
[0011]专利技术效果
[0012]根据本专利技术，能够提供一种可实现使用了三端子型的电阻变化元件的脉冲神经网络的运算电路和神经形态器件。
附图说明
[0013]图1是表示第一实施方式的运算电路的最小单位的一例的图。
[0014]图2是表示第一实施方式的神经形态器件的一例的图。
[0015]图3是表示在运算电路中从第三端子输出的信号的波形的一例的图。
[0016]图4是表示在运算电路中从第三端子输出的信号的波形的另一例的图。
[0017]图5是表示在运算电路中从第三端子输出的信号的波形的又一例的图。
[0018]图6是表示与运算电路的一个配线连接的多个单元的电压随时间的变化的一例的时间图。
[0019]图7是表示与运算电路的一个配线连接的多个单元的电压随时间的变化的一例的时间图。
[0020]图8是表示第一实施方式的电阻变化元件的一例的图。
[0021]图9是表示基板上构成的运算电路1的一例的图。
具体实施方式
[0022]〈第一实施方式〉
[0023]以下，对于本实施方式，适当参照附图进行详细说明。在以下的说明中使用的附图为了易于理解特征，方便起见，有时放大表示成为特征的部分，各构成要素的尺寸比率等有时与实际不同。在以下的说明中所例示的材料、尺寸等是一例，本专利技术不限定于此，在实现本专利技术的效果的范围内可适当变更实施。
[0024]〈运算电路〉
[0025]图1是表示第一实施方式的运算电路的最小单位的一例的图。
[0026]运算电路1输出脉冲神经网络的尖峰信号。运算电路1具备例如电阻变化元件11、输入线w1、配线w2、第一开关元件S1、第二开关元件S2、第三开关元件S3、第四开关元件S4和电容器C。
[0027]电阻变化元件11是能够使电阻变化的元件。另外，电阻变化元件11具有第一端子TM1、第二端子TM2和第三端子TM3这三个端子。即，电阻变化元件11是三端子型的元件。电阻变化元件11是例如磁畴壁移动元件。磁畴壁移动元件是磁畴壁移动型的磁阻效应元件，后述详细。电阻变化元件不限于磁畴壁移动元件，也可以是其他的三端子型电阻变化元件。
[0028]输入线w1是传送输入信号的传送路径。配线w2是传送充电信号和输出信号的传送路径。传送路径既可以是形成于半导体集成电路上的金属配线，也可以是印刷于基板上的导体，还可以是形成为线状的铜线。输入线w1与电阻变化元件11的第一端子TM1连接。输入线w1与第一端子TM1连接。配线w2经由第一开关元件S1与第三端子TM3连接。
[0029]第一开关元件S1、第二开关元件S2、第三开关元件S3、第四开关元件S4是控制电流的流动的开关元件。开关元件处于接通状态时，开关元件为通电状态，被电连接。开关元件处于关断状态时，开关元件为切断状态，被电关断。开关元件是例如场效应晶体管、双向晶体管、双向阈值开关等。以下，开关元件以场效应晶体管的例子为基础进行说明。
[0030]第一开关元件S1连接在第三端子TM3与配线w2之间。例如，第一开关元件S1的源极与第三端子TM3连接，第一开关元件S1的漏极与配线w2连接，第一开关元件S1的栅极与后述的控制部20连接。
[0031]第二开关元件S2与配线w2的第一端连接。例如，第二开关元件S2的源极与后述的充电电路13连接，第二开关元件S2的漏极与配线w2连接，第二开关元件S2的栅极与后述的控制部20连接。
[0032]第三开关元件S3与配线w2的第二端连接。例如，第三开关元件S3的源极与配线w2连接，第三开关元件S3的漏极与后述的输出电路14连接，第三开关元件S3的栅极与后述的控制部20连接。
[0033]第四开关元件S4连接在输入线w1与第一端子TM1之间。例如，第四开关元件S4的源极与输入线w1连接，第四开关元件S4的漏极与第一端子TM1连接，第四开关元件S4的栅极与
后述的控制部20连接。也可以没有第四开关元件S4。另外，也可以设置电阻体来替换第四开关元件S4。
[0034]电容器C处于第二端子TM2与基准电位之间。电容器C的一个极板与第二端子TM2连接，另一个极板与基准电位接地。基准电位例如为地电位。
[0035]〈神经形态器件〉
[0036]图2是表示第一实施方式的神经形态器件100的一例的图。图2所示的神经形态器件100包括图1所示的运算电路1的最小单位。
[0037]图2所示的神经形态器件100具备运算电路10、输入电路12、充电电路13和输出电路14。
[0038]神经形态器件100的运算电路10具备多个电阻变化元件11、多根输入线w1、多根配线w2、多个第一开关元件S1、多个第二开关元件S2、多个第三开关元件S3、多个第四开关元件S4、多个电容器C和控制部20。
[0039]运算电路10具有多个由输入线w1、电阻变化元件11、电容器C、第一开关元件S1、第四开关元件S4构成的单元U。一根配线w2上连接有多个单元U。在运算电路10中，多个电阻变化元件11排列为矩阵状。一条输入线w1上连接有多个电阻变化元件11，一根配线w2上也连接有多个电阻变化元件11。
[0040]控制部20与例如第一开关元件S1、第二开关元件S2、第三开关元件S3及第四开关元件S4连接。控制部20例如与第一开关元件S1、第二开关元件S2、第三开关元件S3及第四开关元件S4的栅极连接。控制部20控制第本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够使电阻值变化；输入线，其与所述第一端子连接；电容器，其与所述第二端子连接，位于所述第二端子与基准电位之间；第一开关元件，其与所述第三端子连接；配线，其经由所述第一开关元件与所述第三端子连接；第二开关元件，其与所述配线的第一端连接；和第三开关元件，其与所述配线的第二端连接。2.根据权利要求1所述的运算电路，其中，就所述电阻变化元件而言，所述第一端子与所述第三端子之间的电阻值根据在所述第二端子与所述第三端子之间流动的脉冲电流而发生变化。3.根据权利要求1或2所述的运算电路，其中，具有控制所述第一开关元件、所述第二开关元件和所述第三开关元件的控制部，所述控制部，在输入信号从所述输入线被输入的期间，使所述第一开关元件关断，在所述电容器中蓄积了电荷之后，使所述第一开关元件接通。4.根据权利要求3所述的运算电路，其中，通过使所述第一开关元件接通而从所述第三端子输出的信号由所述电阻变化元件的电阻值和所述输入信号来决定。5.根据权利要求1～4中任一项所述的运算电路，其中，具有控制所述第一开关元件、所述第二开关元件和所述第三开关元件的控制部，所述控制部，使所述第一开关元件和所述第二开关元件接通，在所述电容器中蓄积了电荷之后，使所述第二开关元件关断，并使所述第三开关元件接通。6.根据权利要求1～5中任一项所述的运算电路，其中，在所述第一开关元件与所述第二开关元件之间具备...

【专利技术属性】
技术研发人员：柴田龙雄，寺崎幸夫，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：