半导体器件及其制造方法技术

一种半导体器件，其包括：半导体元件，在所述半导体元件中，在半导体衬底的表面上形成有由包括绝缘膜的多个膜层构成的层叠膜，并且层叠膜的部分被从半导体衬底的表面上去除，从而在该部分暴露出半导体衬底；安装衬底，在其上安装半导体元件；以及树脂层，其利用树脂密封半导体元件的至少一个表面。

【技术实现步骤摘要】

本专利技术涉及半导体元件的封装技术，尤其涉及通过利用树脂密封半导体元件而封装的半导体器件、及其制造方法。
技术介绍
近年来，为了减小半导体元件中由布线之间的寄生电容引起的信号延时以及元件中的漏电流，已经使用介电常数为3或更低的低介电层作为半导体元件的多层布线的层间绝缘体。为了实现2或更低的介电常数，在介电层中形成大约0.1nm到100nm的微小气孔，从而获得包括固体部分和介电常数较小的空气的多孔材料。这样的低介电膜具有低材料强度，并且由于其中含有微小气孔，所以非常脆弱易损。另一方面，半导体元件是通过磨石从晶片上机械切割下来、安装在玻璃环氧衬底或者由铁或铜合金制成的引线框上、并用环氧或硅基树脂密封，从而生产出半导体封装。此时，由于半导体元件的外缘部分通过磨石切割，所以元件的外缘端部变得陡直而基本为直角，并且，元件的多层绝缘层也暴露在外面。半导体元件的陡直的侧表面表明是解理面，在所述解理面上纯硅的晶体取向一致，所以它与密封树脂的粘合强度较低(例如，日本专利申请公开2003-197564)。形成半导体封装时，由于密封树脂、衬底和半导体元件之间的热膨胀系数的差异，会有应力作用在半导体元件的上表面、侧表面和下表面上。在半导体封装结构中，应力作用从中心向外缘增大，特别是，高应力作用在半导体元件的外缘部分，如元件的外缘端部和侧表面上。由于所述应力，存在这样的问题，即，在低介电膜中、或者在结合低介电膜的半导体元件的表面上的多层布线膜中的多层布线层的界面上，会发生剥离现象。半导体元件的表面越靠近其外缘端部，热应力越大，如果多层绝缘膜发生了即使是轻微的剥离，那么层间的剥离也会从该部分发展。如上所述，半导体元件的侧表面和靠近半导体元件切割面的部分不能实现与密封树脂的高强度粘合。因此，在具有高热应力的半导体元件的侧表面上的密封树脂容易剥离，并且，靠近半导体元件的外缘端部的、包括多层布线的表面的应力急剧增加，从而加快了易损的低介电层的剥离，这是另一个问题。如果半导体封装是按照常规方法，通过密封包括低介电常数的易损的层间绝缘膜的半导体元件构成，由于作用在半导体元件外缘部分上的应力，在具有低介电常数的层间绝缘膜中发生剥离，从而降低元件的可靠性，这又是另一个问题。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体器件，包括半导体元件，其中在半导体衬底的表面上形成有包括绝缘膜的多个膜层构成的层叠膜，并且从半导体衬底的表面上去除层叠膜的部分，从而在该部分暴露出半导体衬底；安装衬底，在其上安装半导体元件；以及树脂层，其使用树脂密封半导体元件的至少一个表面。根据本专利技术的另一方面，提供了一种半导体器件的制造方法，包括对半导体元件进行反应离子蚀刻，在所述元件中，在半导体衬底表面上形成由包括绝缘膜的多个膜层构成的层叠膜，并从半导体衬底的表面上去除层叠膜的部分，从而在所述部分暴露出半导体衬底； 将半导体元件安装在安装衬底上；以及使用树脂密封半导体元件的至少一个表面。根据本专利技术的又一个方面，提供了一种半导体器件的制造方法，包括对半导体元件应用激光束，在所述元件中，在半导体衬底表面上形成由包括绝缘膜的多个膜层构成的层叠膜，并从半导体衬底的表面上去除层叠膜的部分，从而在所述部分暴露出半导体衬底；将半导体元件安装在安装衬底上；以及使用树脂密封半导体元件的至少一个表面。附图说明图1是示出根据本专利技术第一实施例的半导体器件的示意结构的截面图；图2是示出用于图1所示半导体器件中的半导体元件的外缘结构的放大截面图；图3是示出常规半导体元件的示意结构的截面图；图4是用于说明第一实施例的曲线图，其中绘出了图3所示的常规半导体元件中作用在层叠膜上的最大主应力与到外缘端部的距离之间的关系；图5是用于说明第一实施例的曲线图，其中绘出了图1所示的半导体元件中作用在层叠膜上的最大主应力与到外缘端部的距离之间的关系；图6是用于说明第二实施例的曲线图，其中绘出了图7所示的半导体元件中作用在层叠膜上的最大主应力与到外缘端部的距离之间的关系；图7是示出用于本专利技术第二实施例中的半导体元件的外缘结构的放大截面图；图8是示出根据本专利技术第三实施例的经过激光处理的半导体元件的外缘结构的截面图；图9是图8所示的半导体元件的外缘结构在经过树脂密封后的截面图；图10是示出根据本专利技术第四实施例的经过激光处理的半导体元件的外缘结构的截面图；图11是图10所示的半导体元件的外缘结构在经过树脂密封后的截面图；图12是根据本专利技术第五实施例的经过激光处理的半导体元件的外缘结构的截面图；图13是图12所示的半导体元件的外缘结构在去除表面保护膜并经过树脂密封后的截面图；图14是示出根据本专利技术第六实施例的经过激光处理的半导体元件的外缘结构的截面图；图15是图14所示的半导体元件的外缘结构在去除表面保护膜并经过树脂密封后的截面图；图16是用于说明根据本专利技术的实施例的一种修改的截面图，其中半导体元件被设置成E-BGA型安装结构；图17是用于说明根据本专利技术的实施例的另一种修改的截面图，其中半导体元件被设置成FC-BGA型安装结构；以及图18是用于说明根据本专利技术的实施例的又一种修改的截面图，其中半导体元件被设置成T-BGA型安装结构。具体实施例方式下文中，将结合附图描述本专利技术的实施例。(第一实施例)图1是示出根据本专利技术第一实施例的半导体器件的示意结构的截面图。半导体芯片(半导体元件)12通过粘合剂13被安装在安装衬底11上，半导体元件12的电极焊盘(未示出)通过接线14连接安装衬底11上的布线(未示出)。在安装衬底11的底面上设置有焊球15。使用环氧或硅基树脂16密封半导体元件12。尽管上述封装结构，即P-BGA的基本结构，与常规的结构相同，但是本实施例的半导体元件12的外缘结构不同于常规的封装，如下所述。图2是示出本实施例的半导体元件12的外缘结构的放大截面图。为了简化对图2的说明，省略了粘合剂13和焊球15。在半导体元件12中，在半导体衬底21上形成各种层间绝缘膜22，并在绝缘膜22之间形成布线层23。其中至少一个绝缘膜22是介电常数为2或更低的低介电膜。将半导体元件12的层叠膜24(22、23)形成为晶片状态，并最后切割所述晶片形成多个小块的半导体芯片。根据本实施例，在切割晶片以从晶片上切下半导体元件之前或之后，通过利用非接触式高能处理，如反应离子蚀刻(RIE)、聚焦离子束蚀刻(FIB)和激光束，去除了在切割线上形成的包括低介电层的层叠膜24，从而暴露出硅晶片或芯片的表面。图2中的标号25表示层叠膜24的去除部分。对于这样的结构，半导体元件12的外缘部分被形成为台阶状，从而可以在元件的外缘部分形成硅衬底的暴露表面。硅表面与环氧基或硅基密封树脂16之间具有极高的粘合性，因此树脂16不容易从硅上剥离。同时，可以获得这样的区域，其中确保不存在导致剥离开始发生的易损低介电层，并且，由粘合在硅表面上的密封树脂16产生作用在半导体元件外缘部分处的层叠膜24上的应力，从而可以降低易损层叠膜的端部上的应力，降低的量与层叠膜24的侧表面到元件内侧的距离相对应。通过将距离半导体元件端部的较大宽度设置为去除层叠膜24的区域，可以降低作用在低介电层上的剥离应力。尽管当增大去除的层叠膜24的宽度时可以期望获得更好的效果，但是随着宽度本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体元件，其中在半导体衬底的表面上形成有由包括绝缘膜的多个膜层构成的层叠膜，并且所述层叠膜的部分被从所述半导体衬底的所述表面上去除，从而所述半导体衬底在所述部分被暴露出；安装衬底，其上安装有所述半导体 元件；以及树脂层，其利用树脂密封所述半导体元件的至少一个表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：井本孝志，田窪知章，细川隆治，井守义久，佐藤隆夫，黑泽哲也，桐谷美佳，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]