沟槽半导体器件及其制造方法技术

制造一种ＲＥＳＵＲＦ型半导体器件，在漏区（２）上方具有漂移区（４）。在穿过掩模（６）中开口形成沟槽（８）。在沟槽的侧壁和基部上沉积沟槽绝缘层（１２），之后是过蚀刻步骤以从沟槽的基部以及与第一主表面相邻的沟槽侧壁的顶部移除沟槽绝缘层（１０），在沟槽侧壁的顶部和沟槽的基部留下暴露出的硅。选择性地生长硅，用硅插塞（１８）塞住沟槽，留下空隙（２０）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种制造具有沟槽的半导体器件的方法，尤其是涉及一种制造已知为减小的表面场(RSSURF)器件类型的半导体二极管或晶体管的方法。本专利技术还涉及一种沟槽半导体器件。在2002年、功率半导体器件和集成电路的第14次国际讨论会的会刊、第237至240页Rochefort等人的“Manufacturing of high aspect ratiop-n junctions using Vapor Phase Doping for application in multi-Resurfdevices”中描述了一种制造半导体器件的方法。该方法包括在n+衬底上的n型外延层上沉积p型层。穿过p型层和n型层形成沟槽。利用汽相掺杂用硼掺杂沟槽的侧壁。然后，沉积氧化物来填充沟槽并覆盖表面。回蚀刻该氧化物以留下氧化物填充沟槽，金属接触形成在n+衬底背面上和正面上以接触p型层。所形成的器件是Resurf(减小的表面场)p-n二极管，其中当器件截止时，邻接n型外延层的p型层用于耗尽n型外延层。这会增加器件的击穿电压。US-A-6,512,267描述了一种现有的超结FET，其中利用沿着沟槽的一本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：（ａ）提供硅半导体主体（２、４），其具有相对的第一和第二主表面（８０、８２），在较高掺杂区（２）上方的第一主表面处具有较低掺杂区（４），掺杂该较低掺杂区（４）和该较高掺杂区（２）以具有第一导电类型，该 较低掺杂区（４）具有比该较高掺杂区（２）更低的掺杂；（ｂ）在该第一主表面（８０）上定义具有开口（９）的掩模（６）；（ｃ）穿过掩模中的开口（９）形成沟槽（８），该沟槽（８）穿过该较低掺杂区（４）朝着该较高掺杂区（２）从第一主表 面（８０）朝着该第二主表面（８２）延伸；（ｄ）在该沟槽的侧壁和基部以及该第一主表面上沉积沟槽绝缘...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：欧文A希曾，C洛歇福特，P默尼耶贝拉尔，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]