半导体架构及其形成方法技术

一种半导体架构，包括具有第一装置区以及第二装置区的半导体基底。栅极层横跨于半导体基底上的第一装置区以及第二装置区，横跨第一装置区的栅极层的第一部与具有第一型态的杂质执行掺杂，而横跨于第二装置区的栅极层的第二部与具有第二型态的杂质执行掺杂。设置于栅极层上方的披覆层用以避免于被披覆层覆盖的栅极层上方形成金属硅化物结构，其中此披覆层于栅极层的第一部与第二部的接面处具有至少一开口，并于此开口中设置金属硅化层，以降低介于栅极层的第一部与第二部之间接面的电阻。

【技术实现步骤摘要】

本专利技术有关于一种集成电路设计，特别是有关于一种当提供适用于静态随机存取存储单元的自我对准金属硅化物接触区时，用以降低栅极电阻的半导体架构。
技术介绍
当半导体技术进步至深次微米领域时，集成电路(integrated circuit，IC)芯片中的半导体架构变的更加拥挤。例如，由于静态随机存取存储器(staticrandom access memory，SRAM)单元越来越密集，以致于在SRAM芯片中形成所有必要的电路变的更加困难。从一个金属内连导线层至另一金属内连导线层的内连架构，以及至金属氧化物半导体(metal-oxide semiconductor，MOS)晶体管的源极/漏极、栅极以及主体都需要垂直传导介层窗(via)。在双镶嵌(dual damascene)金属化(metallization)中，将蚀刻介层窗以及沟槽以金属(一般为铜)填满，凸出的部分通过例如化学机械研磨(chemical-mechanical-polish，CMP)工艺而研除。填满金属的介层窗提供垂直连接，而填满金属的沟槽提供横向的接合垫以及导线。介层窗通常是执行显影以及蚀刻所需分辨的最小特征(fea本文档来自技高网...

【技术保护点】
一种半导体架构，包括：半导体基底，具有第一装置区以及第二装置区；栅极层，横跨于上述半导体基底上的上述第一装置区以及第二装置区，其中横跨上述第一装置区的上述栅极层的第一部掺杂第一型态的杂质，而横跨于上述第二装置区的上述栅极层的 第二部掺杂第二型态的杂质；披覆层，设置于上述栅极层上方，用以避免被上述披覆层覆盖的栅极层形成金属硅化物结构，其中上述披覆层于上述栅极层的第一部与第二部的接面处具有至少一开口；以及金属硅化层，设置于上述栅极层的上方的上述开口中 。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]