多芯片堆栈的封装结构及其封装方法技术

一种多芯片堆栈的封装结构，包含：基板以及多芯片堆栈结构，基板上配置有多个金属端点，而多芯片堆栈结构由多个芯片堆栈而成且通过第一黏着层固接于基板上，而多芯片堆栈结构中的每一芯片的有源面上配置有多个焊垫且每一芯片之间通过一个二黏着层将该每一芯片的该有源面与另一芯片的背面接合以形成堆栈结构，并通过多条金属导线将该多个芯片上的该多个焊垫与该基板上的该多个金属端点形成电连接，组成多芯片堆栈结构的每一芯片之间以一偏移量相互堆栈，藉以使每一被堆栈在下的芯片的有源面上的一部份焊垫及金属导线暴露而另一部份的焊垫及金属导线则被第二黏着层所覆盖。

【技术实现步骤摘要】

本专利技术涉及一种多芯片堆栈封装结构，特别是涉及一种在多芯片堆栈 结构中以逆打线制程及绝缘层来降低金属导线的弧度，并且于多芯片堆栈 结构的黏着层中加入具有近似球状物的封装结构。
技术介绍
近年来，半导体的后段制程都在进行三维空间(Three Dimension; 3D) 的封装，以期利用最少的面积来达到相对大的半导体集成度(Integrated) 或是内存的容量等。为了能达到此一目的，现阶段己发展出使用芯片堆栈 (chip stacked)的方式来达成三维空间(Three Dimension; 3D)的封装。在公知技术中，芯片的堆栈方式将多个芯片相互堆栈于一基板上，然 后使用打线的制程(wire bonding process)来将多个芯片与基板连接。图 l表示公知具有相同或是相近芯片尺寸的堆栈型芯片封装结构的剖面示意 图。如图1所示，公知的堆栈型芯片封装结构IOO包括电路基板(package substrate) 110、芯片120a、芯片120b、间隔物(spacer) 130、多条导线 140与封装胶体(encapsulant) 150。电路基板110上具有多个焊垫112， 且芯片120a与120b上亦分别具有多个焊垫122a与122b，其中焊垫122a 与122b以周围型态(peripheraltype)排列于芯片120a与120b上。芯片120a 配置于电路基板110上，且芯片120b通过间隔物130而配置于芯片120a 的上方。部分导线140的两端通过打线制程而分别连接于焊垫112与122a， 以使芯片120a电连接于电路基板110。而其它部分导线140的两端亦通过 打线制程而分别连接于焊垫112与122b，以使芯片120b电连接于电路基 板110。至于封装胶体150则配置于电路基板IIO上，并包覆这些导线140、 芯片120a与120b。由于焊垫122a与122b以周围型态排列于芯片120a与120b上，因此 芯片120a无法直接承载芯片120b，故必须在芯片120a与120b之间配置 间隔物130，使得芯片120a与120b之间相距一适当的距离，以利后续的 打线制程的进行。然而，间隔物130的使用却造成公知堆栈型芯片封装结 构100的厚度无法进一步地縮减。另外，类似之公知技术如图2所示，同样使用具有一定厚度的间隔层 130，以使两芯片之间相距一适当的距离，以利后续的打线制程的进行， 此外，为了降低金属导线140的弧度，还在芯片的焊垫13端形成一凸块 141 (studbump)。很明显地，这种加入间隔层130的堆栈封装方式，无法 縮减堆栈封装的厚度，故其所能堆栈的芯片数是受到限制的。图1及图2中的堆栈封装结构中，还有一共同的问题，就是间隔物130 的配置位置无法给予上方芯片(120b; 20)全部的支撑，故当进行打线连 接(wire bonding)时，若芯片太薄时，可能会使芯片在打线过程中造成 破片(waferbroken)。因此，使用间隔物130的堆栈封装结构中的芯片是 需要具有一定厚度的，故还使得这种的堆栈封装结构无法堆栈太多的芯 片。此外，在进行芯片堆栈的过程中，也有可能发生上方芯片(120b; 20) 与下方导线140接触而导致短路的问题。另外，在具有间隔物130的堆桟 封装结构中，在完成打线连接的制程后，就进行注模(molding),但由于 上下芯片间的距离仅有一间隔物130或是间隔层50的厚度，因此可能会 在上下芯片的间距中形成气泡(void),当此气泡受高温膨胀时，则会造成 封胶体的龟裂(crack)。
技术实现思路
有鉴于专利技术背景中所述的芯片堆栈方式的缺点及问题，本专利技术提供一 种多芯片堆栈的方式，来将多个尺寸相近似的芯片堆栈成一种三维空间的 封装结构。本专利技术的主要目的在提供一种多芯片堆栈的封装结构，将芯片以一 偏移量进行堆栈，用以縮短金属导线的长度，增加封装的可靠度。本专利技术的另一主要目的在提供一种多芯片堆栈封装结构，使本专利技术 的多芯片堆栈封装具有较高的封装积集度以及较薄的厚度。本专利技术的还有一主要目的在提供一种在多芯片堆桟封装中的于黏着 层内加入具有近似球状绝缘体的结构，用以保持堆栈芯片间的间距。本专利技术的再一主要目的在提供一种多芯片堆栈封装结构，使芯片不需使用重配置层(RDL)，就能形成堆桟封装结构。据此，本专利技术提供一种本专利技术提供一种多芯片堆栈式的封装结构，包一种多芯片堆栈式的封装结构，包含基板以及多芯片堆栈结构，基板上配置有多个金属端点，而多芯片堆栈结构系由多个芯片堆栈而成且通过第一黏着层固接于基板上，而多芯片堆栈结构中的每一芯片的有源面上配置 有多个焊垫且每一芯片之间通过一个二黏着层将该每一芯片的该有源面与另一芯片的背面接合以形成堆栈结构，并通过多条金属导线将该多个芯 片上的该多个焊垫与该基板上的该多个金属端点形成电连接，组成多芯片 堆栈结构的每一芯片之间以一偏移量相互堆栈，藉以使每一被堆栈在下的 芯片的有源面上的一部份焊垫及金属导线暴露而另一部份的焊垫及金属 导线则被第二黏着层所覆盖。本专利技术接着提供一种多芯片堆栈式的封装结构，包含导线架，由多 个成相对排列的内引脚以及一芯片承座组成，芯片承座位于多个相对排列 的内引脚之间，且芯片承座具有一上表面及一相对于该上表面的下表面；及多个多芯片堆栈结构，每一多芯片堆栈结构由多个芯片堆栈而成，且多 个多芯片堆栈结构分别通过第一黏着层固接于导线架的上表面及下表面， 而多个多芯片堆栈结构中的每一芯片的有源面上配置有多个焊垫且每一 芯片之间通过第二黏着层将每一芯片的有源面与另一芯片的背面接合以 形成堆栈结构，并通过多条金属导线将多个芯片上的多个焊垫与导线架的 多个内引脚形成电连接，组成多芯片堆栈结构的每一芯片之间以一偏移量 相互堆栈，藉以使每一被堆栈在下的芯片的有源面上的一部份焊垫及金属 导线暴露而另一部份的焊垫及金属导线则被该第二黏着层覆盖。本专利技术进一步提供一种芯片堆栈封装的方法，其步骤如下首先，提供基板，且基板上配置有多个金属端点；接着提供一个第一芯片，第一芯 片的有源面上配置有多个焊垫以及相对于有源面的背面上配置第一黏着 层，且以该第一黏着层与基板固接；当此基板为一种电路板时，其可进一 步作为BGA的载板；再接着提供多条金属导线，以打线制程将多条金属 导线电连接至第一芯片上的多个焊垫及基板上的多个金属端点，当然也可 以选择使用逆打线制程；然后提供一个第二芯片，同样的，第二芯片的有 源面上配置有多个焊垫以及相对于有源面的背面上配置第二黏着层，且以 第二黏着层与第一芯片以一偏移量接合，藉以使第一芯片的一部份焊垫及 金属导线暴露而另一部份的焊垫及金属导线则被第二黏着层所覆盖；最 后，再以打线制程将多条金属导线电连接至第二芯片上的多个焊垫及基板 上的多个金属端点，以完成芯片的堆栈。在另一实施例中，本专利技术还可以 重复上述第二芯片的堆栈过程及步骤，使芯片继续往上堆栈，以形成多芯 片堆栈结构。附图说明图l为先前技术的示意图2为先前技术的示意图3为本专利技术两芯片堆栈结构的剖视图4为本专利技术三芯片堆栈结构的剖视图5为于图3中加入具有近似球状物的堆栈结构剖视图6为于图4中加入具有近似球状物的堆栈结构剖视图7为本专利技术两芯片堆栈结构另一实施例的剖本文档来自技高网...

【技术保护点】
一种多芯片堆栈之封装结构，包含：一基板以及一多芯片堆栈结构，该基板上配置有多个金属端点，而该多芯片堆栈结构由多个芯片堆栈而成且通过一第一黏着层固接于该基板上，该多芯片堆栈结构中之每一芯片之一有源面上配置有多个焊垫且每一芯片之间通过一第二黏着层将该每一芯片的该有源面与另一芯片的背面接合以形成堆栈结构，并通过多条金属导线将该多个芯片上的该多个焊垫与该基板上的该多个金属端点形成电连接，其特征在于：　组成该多芯片堆栈结构的每一芯片之间以一偏移量相互堆栈，藉以使每一被堆栈在下的芯片的有源面上的一部份焊垫及金属导线暴露而另一部份的焊垫及金属导线则被该第二黏着层覆盖。

【技术特征摘要】

【专利技术属性】
技术研发人员：沈更新，林峻莹，陈雅琪，毛苡馨，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]