缺陷检测方法、存储器及其制作方法技术

本发明专利技术提供了一种缺陷检测方法、存储器及其制作方法。该缺陷检测方法包括以下步骤：提供表面具有堆叠结构的半导体衬底，半导体衬底具有第一掺杂类型，堆叠结构中形成有贯穿至半导体衬底的沟道通孔，沟道通孔的底部形成有半导体层；将半导体层掺杂，以使半导体层具有第二掺杂类型，半导体层与半导体衬底接触，以形成PN结；测试PN结的电性，以表征半导体层中的缺陷。上述方法可以在存储器的工艺制程中检测选择性外延生长的半导体层的质量，进而提高了器件性能以及产品良率。器件性能以及产品良率。器件性能以及产品良率。

【技术实现步骤摘要】
缺陷检测方法、存储器及其制作方法


[0001]本专利技术涉及存储器
，具体而言，涉及一种缺陷检测方法、存储器及其制作方法。

技术介绍

[0002]在现有技术中制作NAND存储器的工艺中，通常先在沟道通孔底部选择性外延生长(SEG)半导体层，然后在沟道通孔中的半导体层上形成存储结构，上述半导体层的是否存在缺陷对存储单元起着至关重要的作用。半导体层中缺陷越少，抑制漏电流的效果越好；其载流子迁移速率决定了底部选择管(Bottom Select Gate，BSG)的关断速度；此外，缺陷较少的半导体层还能够有效支撑上层的存储结构。
[0003]但是，目前仅仅只能通过半导体层的结构本身，来表征其是否符合质量要求，如半导体层的高度要在127nm左右，空洞(void)直径>30nm，结构中没有明显缺失等等。最重要的电性测试要在最后的晶圆允收测试(WAT)环节才能得到反馈，虽然上述要求能够在一定程度上保证半导体层的质量，但是如果半导体层中存在缺陷，如细小空隙等情况往往要到最后的WAT的测试中才能发现，这会极大的影响器件性能以及产品良率本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种缺陷检测方法，其特征在于，包括以下步骤：提供表面具有堆叠结构的半导体衬底，所述半导体衬底具有第一掺杂类型，所述堆叠结构中形成有贯穿至所述半导体衬底的沟道通孔，所述沟道通孔的底部形成有半导体层；将所述半导体层掺杂，以使所述半导体层具有第二掺杂类型，所述半导体层与所述半导体衬底接触，以形成PN结；测试所述PN结的电性，以表征所述半导体层中的缺陷。2.根据权利要求1所述的缺陷检测方法，其特征在于，所述半导体层为选择性外延生长硅层。3.根据权利要求1所述的缺陷检测方法，其特征在于，测试所述PN结的电性，以表征所述半导体层中的缺陷，包括：在所述沟道通孔中的所述半导体层上形成导体层；将所述PN结导通；通过测量所述导体层的电流值，得到所述PN结的理想因子；根据所述理想因子，表征所述半导体层中是否存在缺陷。4.根据权利要求3所述的缺陷检测方法，其特征在于，根据所述理想因子，表征所述半导体层中是否存在缺陷，包括：在所述理想因子大于1的情况下，表征所述半导体层中存在缺陷；在所述理想因子等于1的情况下，表征所述半导体层中不存在缺陷。5.根据权利要求3所述的缺陷检测方法，其特征在于，所述缺陷检测方法还包括表征位于不同所述沟道通孔底部的所述半导体层中缺陷数量的步骤：获取不同所述半导体层对应的所述PN结的理想因子；将所述理想因子由大到小排序，与各所述理想因子对应的所述半导体层中缺陷的数量按照顺序递减。6.根据权利要求3所述的缺陷检测方法，其特征在于，形成所述导体层的材料包括金属W、Al、Cu、Ti、Ag、Au、Pt和Ni中的任一种或多种。7.根据权利要求1至6中任一项所述的缺陷检测方法，其特征在于，所述第一掺杂类型...

【专利技术属性】
技术研发人员：陈洁，邢彦召，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：