半导体结构及半导体结构的形成方法技术

一种半导体结构及其形成方法，结构包括：衬底，衬底包括若干有源区和若干隔离区；位于衬底内的若干第一凹槽，第一凹槽贯穿有源区和隔离区；位于第一凹槽侧壁表面的第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅；位于第一凹槽内的介质层；位于隔离区上介质层内的第二凹槽和第三凹槽，第三凹槽沿第二方向上的中轴线与第二凹槽的中轴线不重合；位于第二凹槽内的第一隔离结构；位于第三凹槽内的第二隔离结构；位于第二连接栅上的第一连接板，第一连接板通过第二连接栅与第一字线栅结构电连接；位于第一连接栅上的第二连接板，第二连接板通过第一连接栅与第二字线栅结构电连接。所述半导体结构的性能得到提升。所述半导体结构的性能得到提升。所述半导体结构的性能得到提升。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。
[0003]动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小就取决于基本存储单元的面积大小。
[0004]现有的动态随机存取存储器还有待改善。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善现有的动态随机存取存储器的性能。
[0006]为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底，所述衬底包括若干沿第一方向平行排列的有源区和若干隔离区，所述第一方向平行于衬底表面；位于衬底内的若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区和隔离区，所述第二方向平行于衬底表面且与第一方向垂直；位于第一凹槽侧壁表面的第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；位于第一凹槽内的介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；位于隔离区上介质层内的第二凹槽，所述第二凹槽沿第二方向贯穿所述第一字线栅结构；位于隔离区上介质层内的第三凹槽，所述第三凹槽沿第二方向贯穿所述第二字线栅结构，所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合；位于第二凹槽内的第一隔离结构；位于第三凹槽内的第二隔离结构；位于第二连接栅上的第一连接板，所述第一连接板通过第二连接栅与第一字线栅结构电连接；位于第一连接栅上的第二连接板，所述第二连接板通过第一连接栅与第二字线栅结构电连接。
[0007]可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的顶部表面低于所述衬底顶部表面。
[0008]可选的，还包括：位于第一凹槽侧壁表面和底部表面的绝缘层，所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅位于第一凹槽侧壁的绝缘层表面。
[0009]可选的，所述绝缘层的材料包括介电材料，所述介电材料包括氧化硅。
[0010]可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅的材料包括金属，所述金属包括钨。
[0011]可选的，所述衬底包括第一区，若干所述有源区位于第一区上，所述隔离区与第一区相邻；所述第一隔离结构和第二隔离结构分别位于第一区两侧的隔离区内。
[0012]可选的，所述介质层的材料包括氧化硅。
[0013]可选的，所述第一连接板和第二连接板的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
[0014]可选的，所述第一字线栅结构和第二字线栅结构的间距范围为：15纳米~20纳米。
[0015]相应地，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括若干沿第一方向平行排列的有源区和若干隔离区，所述第一方向平行于衬底表面；在衬底内形成若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区和隔离区，所述第二方向平行于衬底表面且与第一方向垂直；在第一凹槽侧壁表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；在第一凹槽内形成介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；去除隔离区上的第一字线栅结构和部分介质层，在介质层内形成第二凹槽，所述第二凹槽沿第二方向贯穿所述第一字线栅结构；去除隔离区上的第二字线栅结构和部分介质层，在介质层内形成第三凹槽，所述第三凹槽沿第二方向贯穿所述第二字线栅结构，所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合；在第二凹槽内形成第一隔离结构，在第三凹槽内形成第二隔离结构；形成第一隔离结构和第二隔离结构之后，在第二连接栅上形成第一连接板，所述第一连接板通过第二连接栅与第一字线栅结构电连接；在第一连接栅上形成第二连接板，所述第二连接板通过第一连接栅与第二字线栅结构电连接。
[0016]可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的顶部表面低于所述衬底顶部表面。
[0017]可选的，在第一凹槽侧壁表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅之前，还包括：在所述第一凹槽侧壁表面和底部表面形成绝缘层，所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅位于第一凹槽侧壁的绝缘层表面。
[0018]可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的形成方法包括：在绝缘层表面形成栅极材料层；去除所述第一凹槽底部的栅极材料层，在第一凹槽侧壁的绝缘层表面形成初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅和初始第二连接栅；在第一凹槽内形成初始介质层，所述初始介质层位于绝缘层上、初始第一字线栅结构上、初始第二字线栅结构上、初始第一连接栅上和初始第二连接栅上；回刻蚀所述初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅、初始第二连接栅、初始介质层以及位于衬底表面的栅极材料层，直至暴露出第一凹槽侧壁的部分绝缘层表面，在第一凹槽侧壁的绝缘层表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，在第一凹槽内形成介质层。
[0019]可选的，所述栅极材料层的材料包括金属，所述金属包括钨。
[0020]可选的，去除所述第一凹槽底部的栅极材料层的工艺包括等离子体刻蚀工艺。
[0021]可选的，回刻蚀所述初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅、初始第二连接栅、初始介质层以及位于衬底表面的栅极材料层的工艺包括干法刻蚀工艺。
[0022]可选的，所述绝缘层的材料包括介电材料，所述介电材料包括氧化硅。
[0023]可选的，去除隔离区上的第一字线栅结构和部分介质层、以及去除隔离区上的第二字线栅结构和部分介质层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
[0024]可选的，所述干法刻蚀工艺包括第一刻蚀和第二刻蚀；所述第一刻蚀的工艺参数包括：刻蚀气体包括氟化氢，所述第二刻蚀的工艺参数包括：刻蚀气体包括氯气。
[0025]可选的，所述衬底包括第一区，若干所述有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括若干沿第一方向平行排列的有源区和若干隔离区，所述第一方向平行于衬底表面；位于衬底内的若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区和隔离区，所述第二方向平行于衬底表面且与第一方向垂直；位于第一凹槽侧壁表面的第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；位于第一凹槽内的介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；位于隔离区上介质层内的第二凹槽，所述第二凹槽沿第二方向贯穿所述第一字线栅结构；位于隔离区上介质层内的第三凹槽，所述第三凹槽沿第二方向贯穿所述第二字线栅结构，所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合；位于第二凹槽内的第一隔离结构；位于第三凹槽内的第二隔离结构；位于第二连接栅上的第一连接板，所述第一连接板通过第二连接栅与第一字线栅结构电连接；位于第一连接栅上的第二连接板，所述第二连接板通过第一连接栅与第二字线栅结构电连接。2.如权利要求1所述的半导体结构，其特征在于，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的顶部表面低于所述衬底顶部表面。3.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一凹槽侧壁表面和底部表面的绝缘层，所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅位于第一凹槽侧壁的绝缘层表面。4.如权利要求3所述的半导体结构，其特征在于，所述绝缘层的材料包括介电材料，所述介电材料包括氧化硅。5.如权利要求1所述的半导体结构，其特征在于，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅的材料包括金属，所述金属包括钨。6.如权利要求1所述的半导体结构，其特征在于，所述衬底包括第一区，若干所述有源区位于第一区上，所述隔离区与第一区相邻；所述第一隔离结构和第二隔离结构分别位于第一区两侧的隔离区内。7.如权利要求1所述的半导体结构，其特征在于，所述介质层的材料包括氧化硅。8.如权利要求1所述的半导体结构，其特征在于，所述第一连接板和第二连接板的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。9.如权利要求1所述的半导体结构，其特征在于，所述第一字线栅结构和第二字线栅结构的间距范围为：15纳米~20纳米。10.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括若干沿第一方向平行排列的有源区和若干隔离区，所述第一方向平行于衬底表面；在衬底内形成若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区和隔离区，所述第二方向平行于衬底表面且与第一方向垂直；在第一凹槽侧壁表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；在第一凹槽内形成介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；去除隔离区上的第一字线栅结构...

【专利技术属性】
技术研发人员：刘藩东，华文宇，崔胜奇，徐文祥，宋冬门，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：