半导体存储器装置及其制造方法制造方法及图纸

公开了一种半导体存储器装置及其制造方法。该装置包括：衬底，其包括具有掺杂区的有源图案；栅电极，其与掺杂区之间的有源图案交叉；位线，其与有源图案交叉并且电连接到掺杂区中的一个；间隔件，其在位线的侧表面上；第一接触件，其耦接到掺杂区中的另一个并且与位线间隔开，间隔件插入在第一接触件和位线之间；着陆焊盘，其在第一接触件上；以及数据存储元件，其在着陆焊盘上。掺杂区中的所述另一个具有顶表面、上侧表面、以及从顶表面延伸至上侧表面的弯曲的顶表面。第一接触件与弯曲的顶表面和上侧表面接触。侧表面接触。侧表面接触。

【技术实现步骤摘要】
半导体存储器装置及其制造方法
[0001]相关申请的交叉引用
[0002]本专利申请要求于2020年7月24日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0092310的优先权，其全部内容通过引用合并于此。


[0003]本公开涉及半导体存储器装置。

技术介绍

[0004]由于半导体装置的小尺寸、多功能和/或低成本特性，半导体装置被认为是电子工业中的重要元件。作为半导体装置的一个示例的存储器装置被配置为存储逻辑数据。随着电子工业的发展，存储器装置正在变得更加高度集成。结果，构成存储器装置的元件的线宽减小。
[0005]除了较高的集成密度之外，对于存储器装置还可能需要较高的可靠性。然而，存储器装置的集成密度的增加可导致存储器装置的可靠性的劣化。因此，正在进行许多研究来提高存储器装置的可靠性。

技术实现思路

[0006]本专利技术构思的实施例提供了一种具有改善的电特性的半导体存储器装置。
[0007]本专利技术构思的实施例提供了一种制造具有改善的电特性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：衬底，其包括第一有源图案，所述第一有源图案包括第一源极/漏极区和第二源极/漏极区；栅电极，其与所述第一有源图案交叉，在第一方向上延伸，并且与所述第一源极/漏极区和所述第二源极/漏极区之间的区域交叉；位线，其与所述第一有源图案交叉并在第二方向上延伸，所述位线电连接到所述第一源极/漏极区；间隔件，其在所述位线的侧表面上；第一接触件，其耦接到所述第二源极/漏极区，并且利用插入在所述第一接触件和所述位线之间的间隔件与所述位线间隔开；着陆焊盘，其在所述第一接触件上；以及数据储存元件，其在所述着陆焊盘上，其中，所述第二源极/漏极区具有顶表面、上侧表面、以及从所述顶表面延伸到所述上侧表面的弯曲的顶表面，并且其中，所述第一接触件与所述弯曲的顶表面和所述上侧表面接触。2.根据权利要求1所述的半导体存储器装置，其中，所述第一接触件包括：下部，其与所述弯曲的顶表面接触；以及竖直延伸部分，其从所述下部沿着所述上侧表面朝向所述衬底的底部突出。3.根据权利要求2所述的半导体存储器装置，还包括装置隔离层，所述装置隔离层位于限定所述第一有源图案的第一沟槽中，其中，所述竖直延伸部分延伸到所述装置隔离层的上部中。4.根据权利要求3所述的半导体存储器装置，其中，所述衬底还包括第二有源图案，其中，所述第一有源图案和所述第二有源图案中的每一个具有平行于第三方向的纵轴，其中，所述第一有源图案和所述第二有源图案在所述第三方向上彼此相邻，其中，所述装置隔离层在所述第一有源图案和所述第二有源图案之间的第二沟槽中，并且其中，所述第二沟槽比所述第一沟槽深。5.根据权利要求2所述的半导体存储器装置，其中，所述第一接触件的上部具有在所述第一方向上彼此相对的第一侧表面和第二侧表面，其中，所述第二侧表面与所述间隔件接触，并且其中，所述第一接触件的所述下部具有随着与所述衬底的所述底部的距离减小而在所述第一方向上与从所述第一侧表面竖直地延伸的竖直假想线逐渐间隔开的轮廓。6.根据权利要求1所述的半导体存储器装置，其中，所述弯曲的顶表面具有限定第一角度的平均斜率，并且其中，所述第一角度在从40
°
至80
°
的范围内。7.根据权利要求6所述的半导体存储器装置，
其中，所述上侧表面具有限定第二角度的斜率，并且其中，所述第二角度大于所述第一角度。8.根据权利要求1所述的半导体存储器装置，其中，所述第一有源图案还包括第三源极/漏极区，其中，所述第一源极/漏极区在所述第二源极/漏极区与所述第三源极/漏极区之间，其中，所述半导体存储器装置还包括耦接至所述第三源极/漏极区的第二接触件，其中，所述第二接触件与所述第三源极/漏极区的弯曲的顶表面和上侧表面接触，其中，所述第二源极/漏极区的弯曲的顶表面的最低水平高度位于第一水平高度，其中，所述第三源极/漏极区的弯曲的顶表面的最低水平高度位于第二水平高度，其中，所述第一接触件的最低水平高度位于第三水平高度，其中，所述第二接触件的最低水平高度位于第四水平高度，并且其中，所述第一水平高度与所述第二水平高度之间的差大于所述第三水平高度与所述第四水平高度之间的差。9.根据权利要求1所述的半导体存储器装置，其中，所述第一接触件的下部在所述第一方向上的宽度随着与所述衬底的底部的距离减小而减小。10.根据权利要求1所述的半导体存储器装置，还包括所述位线和所述第一有源图案之间的导电图案，其中，所述导电图案耦接到所述第一有源图案的所述第一源极/漏极区，并且其中，与所述第一源极/漏极区接触的所述导电图案的底表面高于所述第一接触件的最低水平高度。11.一种半导体存储器装置，包括：衬底，其具有在第一方向上顺序地布置的第一有源图案、第二有源图案和第三有源图案；位线，其与所述第二有源图案交叉并在第二方向上延伸，所述位线电连接到所述第二有源图案；第一接触件，其耦接到所述第一有源图案；第二接触件，其耦接到所述第三有源图案；着陆焊盘，其分别在所述第一接触件和所述第二接触件上；以及数据存储元件，其分别在所述着陆焊盘上，其中，所述第一接触件与所述第一有源图案的弯曲的顶表面接触，其中，所述第二接触件与所述第三有源图案的弯曲的顶表面接触，其中，所述第一有源图案的弯曲的...

【专利技术属性】
技术研发人员：崔民洙，李明东，张贤禹，金根楠，申树浩，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：