一种半导体器件及其制造方法和电子设备技术

本发明专利技术公开一种半导体器件及其制造方法和电子设备，涉及半导体技术领域，以解决刻蚀位线时会刻蚀帽层，使后续在位线周围形成的侧墙所占空间变大，散布变差，同时容易形成侧墙拖尾结构的问题。所述半导体器件包括：衬底，具有单元区域、外围区域以及位于单元区域和外围区域之间的隔断区域；帽层，帽层覆盖单元区域和隔断区域；位于单元区域的位线接触结构，位线接触结构贯穿帽层；位于单元区域的位线，位线形成在位线接触结构上；以及形成在位线接触结构与位线之间的侧墙成形控制层。所述半导体器件的制造方法用于制造半导体器件。本发明专利技术提供的半导体器件用于电子设备。供的半导体器件用于电子设备。供的半导体器件用于电子设备。

【技术实现步骤摘要】
一种半导体器件及其制造方法和电子设备


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制造方法和电子设备。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，缩写为DRAM)通过利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。DRAM的结构简单，每一个比特的数据都只需一个电容跟一个晶体管处理。同时DRAM密度高，单位体积的容量较高因此成本较低。
[0003]随着半导体存储元件变得高度集成，在制作DRAM过程中，由于刻蚀位线材料层形成位线的过程中会刻蚀帽层，使后续在位线周围形成的侧墙所占空间变大，进而使侧墙所占的空间在晶圆内及芯片内的分布不均匀，散布变差，同时容易形成侧墙拖尾结构，在进行后续制作工艺时影响半导体器件的性能。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制造方法和电子设备，用于避免后续在位线周围形成的侧墙所占空间变大，散布变差，形成侧墙拖尾结构的问题。
[0005]为了实现上述目的，本专利技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，具有单元区域、外围区域以及位于所述单元区域和外围区域之间的隔断区域；帽层，所述帽层覆盖所述单元区域和所述隔断区域；位于所述单元区域的位线接触结构，所述位线接触结构贯穿所述帽层；位于所述单元区域的位线，所述位线形成在所述位线接触结构上；以及，形成在所述位线接触结构与所述位线之间的侧墙成形控制层。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括设在所述外围区域的栅堆叠；所述栅堆叠包括栅介质层和栅电极，所述栅介质层形成在所述衬底上；所述栅电极包括上栅电极和下栅电极；所述下栅电极形成在所述栅介质层上；所述上栅电极堆叠形成在所述下栅电极上；和/或，所述侧墙形成控制层与所述上栅电极由同一材料构成；和/或，所述侧墙形成控制层、所述上栅电极和所述下栅电极所含有的材料均为导电材料；所述导电材料为掺杂多晶硅；和/或，所述侧墙成形控制层、所述上栅电极和所述下栅电极的厚度均为10nm～100nm。3.根据权利要求1或2所述的半导体器件，其特征在于，所述侧墙成形控制层为单层侧墙成形控制层；或，所述侧墙成形控制层为多层侧墙成形控制层。4.根据权利要求1所述的半导体器件，其特征在于，所述帽层为氮化硅帽层，所述帽层还覆盖所述外围区域；所述衬底与所述帽层之间形成有掩膜，所述掩膜为氧化物掩膜。5.一种半导体器件的制造方法，其特征在于，包括：提供一衬底，所述衬底具有单元区域、外围区域以及位于所述单元区域和外围区域之间的隔断区域；在所述衬底上依次形成帽层、位线接触结构和侧墙成形控制层；所述帽层覆盖所述单元区域和所述隔断区域，所述位线接触结构贯穿所述帽层；在所述位线接触结构上形成侧墙成形控制层；以及，在所述侧墙成形控制层上形成位线，所述位线位于单元...

【专利技术属性】
技术研发人员：郭炳容，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：