一种半导体器件及其制造方法和电子设备技术

本发明专利技术公开一种半导体器件及其制造方法和电子设备，涉及半导体技术领域，以解决隔断区域和外围区域交界处产生底切的问题。所述半导体器件包括：基底，具有单元区域、外围区域以及位于单元区域和外围区域之间的隔断区域；分别形成在基底上的第一晶体管和第二晶体管，第一晶体管位于单元区域，第二晶体管位于外围区域；缓冲层，形成在第一晶体管上，缓冲层覆盖单元区域和隔断区域；第二晶体管的栅堆叠覆盖缓冲层在隔断区域的位置和外围区域；以及与第一晶体管的有源区电连接的位线，位线形成在缓冲层上。所述半导体器件的制造方法用于制造半导体器件。本发明专利技术提供的半导体器件用于电子设备。备。备。

【技术实现步骤摘要】
一种半导体器件及其制造方法和电子设备


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制造方法和电子设备。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，缩写为DRAM)通过利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。DRAM的结构简单，每一个比特的数据都只需一个电容跟一个晶体管处理。同时DRAM密度高，单位体积的容量较高，因此成本较低。
[0003]随着半导体存储元件变得高度集成，在制造DRAM时，由于单元区域、外围区域，以及位于单元区域和外围区域之间的隔断区域的层堆积构造不同。在隔断区域和外围区域的交界处会产生底切的现象，导致半导体器件短路等问题。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制造方法和电子设备，用于避免隔断区域和外围区域交界处产生底切的现象。
[0005]为了实现上述目的，本专利技术提供一种半导体器件。该半导体器件包括：
[0006]基底，具有单元区域、外围区域以及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：基底，具有单元区域、外围区域以及位于所述单元区域和所述外围区域之间的隔断区域；分别形成在所述基底上的第一晶体管和第二晶体管，所述第一晶体管位于所述单元区域，所述第二晶体管位于所述外围区域；缓冲层，形成在所述第一晶体管上，所述缓冲层覆盖所述单元区域和所述隔断区域；所述第二晶体管的栅堆叠覆盖所述缓冲层在所述隔断区域的位置和所述外围区域；以及与所述第一晶体管的有源区电连接的位线，所述位线形成在所述缓冲层上。2.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层开设有接触孔，所述位线通过所述接触孔与所述第一晶体管的有源区电连接；所述缓冲层包括至少一个第一缓冲层和至少一个第二缓冲层；所述至少一个第一缓冲层形成在所述第一晶体管上；所述至少一个第二缓冲层形成在所述至少一个第一缓冲层上；所述第二晶体管的栅堆叠覆盖所述至少一个第二缓冲层。3.根据权利要求2所述的半导体器件，其特征在于，所述至少一个第二缓冲层的面积小于所述至少一个第一缓冲层的面积。4.根据权利要求2所述的半导体器件，其特征在于，所述至少一个第一缓冲层包括掩膜和缓冲膜；所述掩膜形成在所述第一晶体管上；所述缓冲膜形成在所述掩膜上；所述掩膜为氧化物掩膜；所述缓冲膜为氮化硅缓冲膜；所述至少一个第二缓冲层包括氧化物缓冲膜。5.根据权利要求1～4任一项所述的半导体器件，其特征在于，所述半导体器件还包括位于隔断区域的隔断结构；所述隔断结构形成在所述基底上；和/或，所述第二晶体管的栅堆叠包括第二晶体管的栅介质层和第二晶体管的栅电极；所述第二晶体管的栅介质层形成在第二晶体管的有源区上；所述第二晶体管的有源区和所述第二晶体管的栅介质层均位于所述外围区域；所述第二晶体管的栅电极形成在所述第二晶体管的栅介质层上；所述第二晶体管的栅电极位于所述缓冲层在所述隔断区域的位置和所述外围区域。6.一种半导体器件的制造方法，其特征在于，包括：提供一基底，所述基底具有单元区域、外围区域以及位于所述单元区域和所述外...

【专利技术属性】
技术研发人员：郭炳容，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：