半导体结构及半导体结构的形成方法技术

一种半导体结构及其形成方法，结构包括：衬底，包括若干相互分立的有源区，相邻有源区之间具有第一隔离层；位于衬底内的若干第一凹槽，沿第一方向贯穿若干所述有源区和第一隔离层，有源区在第二方向上的尺寸小于第一隔离层在第二方向上的尺寸；位于衬底第一面的栅极结构和隔离结构，栅极结构位于第一凹槽侧壁表面，栅极结构与第一凹槽的顶部和底部之间具有间距，隔离结构位于第一凹槽内，且栅极结构位于隔离结构内；位于衬底第一面上的若干存储单元，一个所述存储单元与一个有源区电连接；位于衬底第二面上的若干条位线，平行于第二方向，与沿第二方向排列的若干有源区电连接

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体领域，尤其涉及一种半导体结构及半导体结构的形成方法
。

技术介绍

[0002]垂直沟道晶体管是一种新型的功率半导体器件，具有优秀的控制特性和快速开关速度等特点
。
常见的垂直沟道存储器有：单栅极双沟道
、
单栅极单沟道
、
双栅极双沟道
、
正背双栅极单沟道
、
环绕栅极等等不同结构
。
[0003]现有的双栅极双沟道结构的性能还有待改善
。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善双栅极双沟道结构的性能
。
[0005]为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直，相邻有源区之间具有第一隔离层；位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区和第一隔离层，所述第一凹槽暴露出所述有源区侧壁表面和所述第一隔离层侧壁表面，所述有源区在第二方向上的尺寸小于所述第一隔离层在第二方向上的尺寸，所述第一隔离层在第二方向上凸出于所述有源区；位于衬底第一面的栅极结构和隔离结构，所述栅极结构位于第一凹槽侧壁表面，所述栅极结构与第一凹槽的顶部和底部之间具有间距，所述隔离结构位于所述第一凹槽内，且所述栅极结构位于所述隔离结构内，所述隔离结构暴露出所述有源区表面；位于衬底第一面上的若干存储单元，一个所述存储单元与一个所述有源区电连接；位于衬底第二面上的若干条位线，所述位线平行于第二方向，所述位线与沿第二方向排列的若干有源区电连接
。
[0006]可选的，所述第一凹槽的深度小于所述第一隔离层的深度
。
[0007]可选的，所述存储单元包括：电容结构
、
相变存储器单元或铁电存储器单元
。
[0008]可选的，还包括：位于所述隔离结构暴露出的所述有源区内的第一源漏掺杂区，所述存储单元与所述第一源漏掺杂区电连接
。
[0009]可选的，还包括：位于所述第一隔离层暴露出的有源区内的第二源漏掺杂区，所述位线与沿第二方向排列的若干第二源漏掺杂区电连接
。
[0010]可选的，若干所述第一凹槽包括相对的第一端和第二端，所述第一凹槽在衬底上的投影为长条形
。
[0011]可选的，还包括：位于衬底第一面或衬底第二面的第一切割层和第二切割层，所述第一切割层对第一端的栅极结构进行隔断，所述第二切割层对第二端的栅极结构进行隔断，使第一凹槽侧壁的栅极结构成为分立的字线栅极结构，所述字线栅极结构位于所述有
源区侧壁表面
。
[0012]可选的，还包括：位于衬底第一面的若干字线连接结构，任一所述字线连接结构与一个有源区两侧的字线栅极结构电连接
。
[0013]可选的，还包括：位于隔离结构内的第二凹槽和第三凹槽，所述第二凹槽和第三凹槽平行于第二方向，所述第二凹槽与若干所述第一凹槽的第一端相连通，所述第三凹槽与若干所述第一凹槽的第二端相连通；所述栅极结构还位于所述第二凹槽侧壁表面与第三凹槽的侧壁表面
。
[0014]可选的，还包括：位于衬底第一面或衬底第二面的第二凹槽内的第三切割层，位于衬底第一面或衬底第二面的第三凹槽内的第四切割层，所述第三切割层和第四切割层平行于第二方向，所述第三切割层对第一端的栅极结构进行隔断，所述第四切割层对第二端的栅极结构进行隔断，使第一凹槽侧壁的栅极结构成为分立的字线栅极结构，所述字线栅极结构位于所述有源区侧壁表面
。
[0015]可选的，还包括：位于衬底第一面的若干字线连接结构，任一所述字线连接结构与一个有源区两侧的字线栅极结构电连接
。
[0016]相应地，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相对的第一面和第二面，所述衬底上具有若干相互分立的初始有源区，若干所述初始有源区沿第一方向排列，且若干所述初始有源区平行于第二方向，所述第一方向与第二方向相互垂直，相邻初始有源区之间具有第一隔离层；在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述初始有源区和第一隔离层，所述第一凹槽暴露出所述初始有源区侧壁表面和所述第一隔离层侧壁表面；对所述第一凹槽暴露出来的初始有源区侧壁进行刻蚀，形成有源区，所述有源区在第二方向上的尺寸小于所述第一隔离层在第二方向上的尺寸，所述第一隔离层在第二方向上凸出于所述有源区；形成栅极结构和隔离结构，所述栅极结构位于第一凹槽侧壁表面，所述栅极结构与第一凹槽的顶部和底部之间具有间距，所述隔离结构位于所述第一凹槽内，且所述栅极结构位于所述隔离结构内，所述隔离结构暴露出所述有源区表面；在衬底第一面上形成若干存储单元，一个所述存储单元与一个所述有源区电连接；在衬底第二面形成若干条位线，所述位线平行于第二方向，所述位线与沿第二方向排列的若干有源区电连接
。
[0017]可选的，对所述第一凹槽暴露出来的初始有源区侧壁进行刻蚀的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对初始有源区的刻蚀速率大于对所述第一隔离层的刻蚀速率
。
[0018]可选的，所述湿法刻蚀工艺的参数包括：刻蚀液包括氨水和双氧水
。
[0019]可选的，所述位线的形成方法包括：减薄所述衬底第二面，直至暴露出有源区表面和第一隔离层表面；在衬底第二面形成若干条位线，所述位线平行于第二方向，所述位线与沿第二方向排列的若干有源区电连接
。
[0020]可选的，所述第一凹槽的深度小于所述第一隔离层的深度
。
[0021]可选的，所述栅极结构和隔离结构的形成方法包括：在第一凹槽侧壁表面和底部表面
、
有源区顶部表面
、
以及第一隔离层顶部表面形成栅介质材料层；在栅介质材料层表面形成栅极材料层；回刻蚀所述栅极材料层和栅介质材料层，直至暴露出隔离结构表面，在第一凹槽侧壁形成初始栅极结构，所述初始栅极结构包括位于第一凹槽侧壁表面的栅介质层
和位于栅介质层表面的初始栅极层；在第一凹槽内和初始栅极结构表面形成第二隔离层，所述第二隔离层暴露出初始栅极结构顶部表面和有源区顶部表面
。
[0022]可选的，所述栅极结构和隔离结构的形成方法包括：去除所述第二隔离层暴露出的部分初始栅极结构，形成过渡栅极结构和位于过渡栅极结构上的第四凹槽，所述第四凹槽自衬底第一面向衬底第二面延伸；在所述第四凹槽内形成第三隔离层；在减薄所述衬底第二面之后，在衬底第二面形成若干条位线之前，还包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构，其特征在于，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直，相邻有源区之间具有第一隔离层；位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区和第一隔离层，所述第一凹槽暴露出所述有源区侧壁表面和所述第一隔离层侧壁表面，所述有源区在第二方向上的尺寸小于所述第一隔离层在第二方向上的尺寸，所述第一隔离层在第二方向上凸出于所述有源区；位于衬底第一面的栅极结构和隔离结构，所述栅极结构位于第一凹槽侧壁表面，所述栅极结构与第一凹槽的顶部和底部之间具有间距，所述隔离结构位于所述第一凹槽内，且所述栅极结构位于所述隔离结构内，所述隔离结构暴露出所述有源区表面；位于衬底第一面上的若干存储单元，一个所述存储单元与一个所述有源区电连接；位于衬底第二面上的若干条位线，所述位线平行于第二方向，所述位线与沿第二方向排列的若干有源区电连接
。2.
如权利要求1所述的半导体结构，其特征在于，所述第一凹槽的深度小于所述第一隔离层的深度
。3.
如权利要求1所述的半导体结构，其特征在于，所述存储单元包括：电容结构
、
相变存储器单元或铁电存储器单元
。4.
如权利要求1所述的半导体结构，其特征在于，还包括：位于所述隔离结构暴露出的所述有源区内的第一源漏掺杂区，所述存储单元与所述第一源漏掺杂区电连接
。5.
如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一隔离层暴露出的有源区内的第二源漏掺杂区，所述位线与沿第二方向排列的若干第二源漏掺杂区电连接
。6.
如权利要求1所述的半导体结构，其特征在于，若干所述第一凹槽包括相对的第一端和第二端，所述第一凹槽在衬底上的投影为长条形
。7.
如权利要求6所述的半导体结构，其特征在于，还包括：位于衬底第一面或衬底第二面的第一切割层和第二切割层，所述第一切割层对第一端的栅极结构进行隔断，所述第二切割层对第二端的栅极结构进行隔断，使第一凹槽侧壁的栅极结构成为分立的字线栅极结构，所述字线栅极结构位于所述有源区侧壁表面
。8.
如权利要求7所述的半导体结构，其特征在于，还包括：位于衬底第一面的若干字线连接结构，任一所述字线连接结构与一个有源区两侧的字线栅极结构电连接
。9.
如权利要求6所述的半导体结构，其特征在于，还包括：位于隔离结构内的第二凹槽和第三凹槽，所述第二凹槽和第三凹槽平行于第二方向，所述第二凹槽与若干所述第一凹槽的第一端相连通，所述第三凹槽与若干所述第一凹槽的第二端相连通；所述栅极结构还位于所述第二凹槽侧壁表面与第三凹槽的侧壁表面
。10.
如权利要求9所述的半导体结构，其特征在于，还包括：位于衬底第一面或衬底第二面的第二凹槽内的第三切割层，位于衬底第一面或衬底第二面的第三凹槽内的第四切割层，所述第三切割层和第四切割层平行于第二方向，所述第三切割层对第一端的栅极结构
进行隔断，所述第四切割层对第二端的栅极结构进行隔断，使第一凹槽侧壁的栅极结构成为分立的字线栅极结构，所述字线栅极结构位于所述有源区侧壁表面
。11.
如权利要求
10
所述的半导体结构，其特征在于，还包括：位于衬底第一面的若干字线连接结构，任一所述字线连接结构与一个有源区两侧的字线栅极结构电连接
。12.
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括相对的第一面和第二面，所述衬底上具有若干相互分立的初始有源区，若干所述初始有源区沿第一方向排列，且若干所述初始有源区平行于第二方向，所述第一方向与第二方向相互垂直，相邻初始有源区之间具有第一隔离层；在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述初始有源区和第一隔离层，所述第一凹槽暴露出所述初始有源区侧壁表面和所述第一隔离层侧壁表面；对所述第一凹槽暴露出来的初始有源区侧壁进行刻蚀，形成有源区，所述有源区在第二方向上的尺寸小于所述第一隔离层在第二方向上的尺寸，所述第一隔离层在第二方向上凸出于所述有源区；形成栅极结构和隔离结构，所述栅极结构位于第一凹槽侧壁表面，所述栅极结构与第一凹槽的顶部和底部之间具有间距，所述隔离结构位于所述第一凹槽内，且所述栅极结构位于所述隔离结构内，所述隔离结构暴露出所述有源区表面；在衬底第一面上形成若干存储单元，一个所述存储单元与一个所述有源区电连接；在衬底第二面形成若干条位线，所述位线平行于第二方向，所述位线与沿第二方向排列的若干有源区电连接
。13.
如权利要求
12
所述的半导体结构的形成方法，其特征在于，对所述第一凹槽暴露出来的初始有源区侧壁进行刻蚀的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对初始有源区的刻蚀速率大于对所述第一隔离层的刻蚀速率
。14.
如权利要求
13
所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀液包括氨水和双氧水
。15.
如权利要求
12
所述的半导体结构的形成方法，其特征在于，所述位线的形成方法包括：减薄所述衬底第二面，直至暴露出有源区表面和第一隔离层表面；在衬底第二面形成若干条位线，所述位线平行于第二方向，所述位线与沿第二方向排列的若干有源区电连接

【专利技术属性】
技术研发人员：华文宇，张帜，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：