半导体器件及其制造方法技术

本申请公开了一种半导体器件及其制造方法，该半导体器件包括：多个字线焊盘部分，该多个字线焊盘部分在与下部结构的表面垂直的方向上堆叠在下部结构之上；水平层级电介质层，这些水平层级电介质层设置在字线焊盘部分之间；以及桥接防止层，这些桥接防止层设置在字线焊盘部分之间并且覆盖水平层级电介质层的端部。端部。端部。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2022年6月20日提交的申请号为10
‑
2022
‑
0074631的韩国专利申请的优先权，其通过引用整体合并于此。


[0003]本专利技术总体上涉及一种半导体器件，并且更具体地，涉及一种包括三维存储单元的半导体器件及其制造方法。

技术介绍

[0004]近来，为了应对对更大容量的小型化存储器件的需求，已经提出了提供三维(3D)存储器件的各种技术和方法，存储单元以各种3D布置堆叠在该三维存储器件中。

技术实现思路

[0005]本专利技术的各种实施例涉及一种包括高度集成的存储单元的3D半导体器件(在下文中简称为半导体器件)以及用于制造该半导体器件的方法。
[0006]根据本专利技术的实施例，一种半导体器件可以包括：多个字线焊盘部分，该多个字线焊盘部分在与下部结构的表面垂直的方向上堆叠在下部结构之上；电介质层，该电介质层设置在字线焊盘部分之间；以及桥接防止层，该桥接防止层设置在字线焊盘部分之间并且覆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：多个字线焊盘部分，所述多个字线焊盘部分在与下部结构的表面垂直的方向上堆叠在所述下部结构之上；电介质层，所述电介质层设置在所述字线焊盘部分之间；以及桥接防止层，所述桥接防止层设置在所述字线焊盘部分之间并且覆盖所述电介质层的端部。2.如权利要求1所述的半导体器件，其中，所述字线焊盘部分包括台阶式结构。3.如权利要求1所述的半导体器件，其中，所述桥接防止层设置在所述字线焊盘部分的相应端部处。4.如权利要求1所述的半导体器件，其中，所述字线焊盘部分的端部具有台阶形状。5.如权利要求1所述的半导体器件，其中，所述桥接防止层包括电介质材料。6.如权利要求1所述的半导体器件，其中，每个所述字线焊盘部分包括：上层级字线；下层级字线；以及焊盘，所述焊盘在所述上层级字线与所述下层级字线之间。7.如权利要求6所述的半导体器件，其中，所述上层级字线和所述下层级字线以及所述焊盘包括金属基材料。8.如权利要求1所述的半导体器件，其中，所述字线焊盘部分包括上层级字线焊盘部分和下层级字线焊盘部分；以及每个所述桥接防止层设置在所述上层级字线焊盘部分的下层级字线与所述下层级字线焊盘部分的上层级字线之间。9.如权利要求1所述的半导体器件，还包括：钝化层，所述钝化层覆盖所述字线焊盘部分的相应端部，其中，所述字线焊盘部分的端部被所述钝化层和所述桥接防止层覆盖。10.如权利要求9所述的半导体器件，其中，所述桥接防止层和所述钝化层包括相同的材料。11.一种半导体器件，包括：字线堆叠，所述字线堆叠包括多个字线，所述多个字线在与下部结构的表面垂直的方向上堆叠在所述下部结构之上；字线焊盘部分，所述字线焊盘部分被限定在所述字线堆叠的端部处；电介质层，所述电介质层设置在所述字线焊盘部分之间；桥接防止层，所述桥接防止层设置在所述字线焊盘部分之间并且覆盖所述电介质层的端部；以及接触插塞，所述接触插塞分别耦接至所述字线焊盘部分。12.如权利要求11所述的半导体器件，其中，所述字线焊盘部分包括台阶式结构。13.如权利要求11所述的半导体器件，其中，所述桥接防止层设置在所述字线焊盘部分的端部处。14.如权利要求...

【专利技术属性】
技术研发人员：金承焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：