制造金属氧化物半导体场效应晶体管的方法技术

一种制造金属氧化物半导体场效应晶体管的方法，其特征在于在将杂质离子注入硅衬底形成的沟道上形成栅极氧化膜和栅极之后在通过注入空穴离子形成空穴区之前，淀积和蚀刻具有预定厚度的氧化膜从而形成源／漏结。空穴区是通过在由蚀刻氧化膜而露出的源／漏区中的杂质离子形成的。因而，能够减少在源／漏结中出现的热聚集。其结果是，能够尽可能地抑制注入在源／漏节中的杂质离子的横向扩散。也就是说，按照本发明专利技术制作的晶体管具有的沟道长度大于按照现有技术制得的晶体管的沟道长度。因此，使晶体管能具有较高的微密度或密集的集成尺寸。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及制造金属氧化物半导体场效应晶体管(MOSFET)的方法。特别涉及通过选择腐蚀氧化膜，露出将形成源/漏结的区域、然后在露出的区域内注入杂质离子来形成源/漏电极的制造MOSFET的方法。附图说明图1A-1D分别示出制造P沟道MOSFET的常规方法的顺序步骤。如图1A所示，按照该方法，首先制备第一导电类型硅衬底1，然后利用不同于第一导电类型的第二导电类型杂质离子，在硅衬底1的上部形成阱。然后，在相应于源区的阱部分注入第一导电类型杂质离子。通过该离子注入步骤，使阱具有元件隔离区和源区。阱还由沟道区3形成。此后，在沟道区3上顺序形成栅氧化膜4和栅极5。按照空穴离子注入方法注入第二导电类型杂质离子，由此形成空穴区。此时，按照在源区形成的沟道区中注入的第一导电类型杂质离子的浓度控制注入的离子数量。通过这种控制能控制阈值电压。通过控制在源区中形成的沟道区中的离子注入能量，也可以改善晶体管的穿通特性。如图1B所示，在图1A所示的已完成的结构之上，淀积第一氧化膜6。然后，如图1C所示，按照干式腐蚀方法蚀刻第一氧化膜6以露出源区。此时，在通过离子注入形成的栅极5的相对侧壁上分别形成了氧化调节层7。随后，用第一导电类型杂质离子离子注入露出的源区，从而形成源/漏结14和15。然后，如图1D所示，在所获得的结构上形成源/漏极8。为了使源/漏极8与栅极5绝缘，在形成源/漏极8之前在图1C所示结构的整个上表面上淀积第二氧化膜9。按照干式腐蚀方法用光刻胶掩膜蚀刻第二氧化膜9。如上所述，上述MOSFET制造方法包括形成氧化膜9，即通过首先形成源/漏结14和15，然后在露出源/漏结14和15的条件下热处理所获得的结构来形成氧化膜9。换言之，要求第二氧化膜9在栅极5和源/漏极8之间电绝缘。可是，由于形成有第二氧化膜9，在源/漏结14和15中掺入的杂质离子不可避免地要横向扩散。结果，热聚焦增加而沟道长度减小。并且，在P沟道MOSFETs中使用与其它杂质相比具有非常高的扩散速率的硼来形成源/漏结。在这种情况下，退火工艺极大地限制了对P沟道MOSFET的设计。换言之，由于在露出结14和15的表面的条件下进行退火处理工艺来形成氧化膜9，因此，在常规制造P沟道MOSFET的方法中，增加了出现在结中的热聚焦。此外，在上述条件下，掺入源/漏结14和15中的杂质离子横向扩散，因而使沟道长度减短。从而难以获得高集成度的半导体器件。掺入源/漏结14和15中的杂质离子的横向扩散也增加了在结和场氧化膜2之间的重叠区域。这使相邻有源区之间的绝缘性能劣化。也难以将MOSFET减小到所希望的尺寸。本专利技术的目的是解决现有技术中存在的上述问题，并提供一种制造MOSFET的方法，通过在具有栅极的半导体衬底上淀积氧化膜，选择蚀刻氧化膜以露出对应形成源/漏结的区域的衬底部分，和在露出的衬底部分注入杂质离子，能够减小源/结的深度。按一个方案，本专利技术提供了一种，包括下述工艺步骤在硅衬底上形成元件隔离氧化膜，然后在硅衬底上依次形成栅极氧化膜和栅极；在形成栅极氧化膜和栅极之间所获得的结构上淀积第一氧化膜。用接触区光掩膜局部蚀刻第一氧化膜和元件隔离氧化膜，从而形成接触孔，通过该孔露出了硅衬底的预定部分和栅极的相对侧壁；在露出的硅衬底部分注入杂质离子，从而形成轻掺杂的漏区；在离子注入之后所获得的结构上淀积第二氧化膜；干式腐蚀第二氧化膜，从而在接触孔的侧壁上分别形成由第二氧化膜构成的调节层，同时露出轻掺杂的漏区的预定部分；在轻掺杂的漏区的露出部分注入高浓度杂质离子，从而形成源/漏区；和形成填充接触孔的源/漏极。按另一方案，本专利技术提供了另一种，包括下述工艺步骤在硅衬底上形成元件隔离氧化膜；然后，在硅衬底上依次形成栅极氧化膜和栅极；在形成栅极氧化膜和栅极之间获得的结构之上淀积第一氧化膜；利用接触光刻胶掩膜局部蚀刻第一氧化膜和元件隔离氧化膜，从而形成接触孔通过该接触孔露出了硅衬底的预定部分和栅极的相对侧壁；在硅衬底的露出部分注入杂质离子，从而形成轻掺杂的漏区；在离子注入之后所获得的结构上淀积第二氧化膜；干式腐蚀第二氧化膜，从而在接触孔侧壁上分别形成由第二氧化膜构成的调节层，同时露出轻掺杂漏区的预定部分；和形成填充接触孔的高掺杂的多晶硅层，由此构成了源/漏极。按又一方案，本专利技术提供了又一种制造金属氧化膜半导体场效应晶体管的方法，包括下述工艺步骤在硅衬底上形成元件隔离氧化膜；然后，在硅衬底上依次形成栅极氧化膜和栅极；在形成栅极氧化膜和栅极之后获得的结构上淀积第一氧化膜；利用第一接触光掩膜局部蚀刻第一氧化膜和元件隔离氧化膜，从而形成第一接触孔，通过该接触孔，露出衬底的第一部分和栅极的一个侧壁；在硅衬底的露出部分注入杂质离子，从而形成轻掺杂的漏区；在离子注入之后获得的结构之上淀积第二氧化膜；干式腐蚀第二氧化膜，从而在第一接触孔的侧壁上分别形成由第二氧化膜构成的调节层，同时露出轻掺杂的漏区的预定部分，在轻掺杂的漏区的露出部分注入高浓度的杂质离子，从而形成第一源/漏区；形成填充第一接触孔的第一源/漏极；在形成第一源/漏极之后获得的结构之上淀积第三氧化膜；利用第二接触光刻胶掩膜，局部蚀刻第一和第三氧化膜和元件隔离氧化膜，从而形成第二接触孔，穿过该接触孔露出了硅衬底的第二部分和栅极的另一侧壁；在露出的硅衬底的第二部分注入杂质离子，从而形成另一个轻掺杂漏区；在为形成另一个轻掺杂漏区而进行的离子注入之后所获得的结构上淀积第四氧化膜；干式腐蚀第四氧化膜，从而在第二接触孔的侧壁上分别形成由第四氧化膜构成的调节层，同时露出另一轻掺杂的预定部分，在这另一个轻掺杂漏区的露出部分注入高浓度杂质离子，从而形成第二源/漏区，和形成填充第二接触孔的第二源/漏极。根据下文结合附图对实施例的描述，将明了本专利技术的其它目的和方案，其中图1A～1D是分别表示制造P沟道MOSFET的常规方法的各个工艺步骤的截面图；图2A～2E是分别表示按照本专利技术的实施例的制造MOSFET的方法的各个工艺步骤的截面图；和图3A～3D是分别表示按照本专利技术的另一实施例的制造MOSFET的方法的各个工艺步骤的截面图。图2A～2E分别表示按照本专利技术的实施例的制造MOSFET的方法的顺序步骤。在图2A～2E中的与图1A～1D中的那些分别对应的部分用相同的参考标号表示。按照该方法，如图2A所示，首先制备第一导电类型硅衬底1，然后，利用第二导电类型杂质离子在硅衬底1的上部中，形成用于制造P沟道MOSFET的阱。因此，该阱由有源区和元件隔离区构成。然后，在有源区注入第一导电类型杂质离子，从而形成沟道区3。此后，按顺序在沟道区3上形成栅极氧化膜4和栅极5。在已获得的结构上淀积第一氧化膜6到预定的厚度。然后，如图2B所示，按照干式腐蚀法，利用接触光掩膜，在与栅极与重叠的源/漏区14和15蚀刻第一氧化膜6，由此部分露出有源区和棚极5。通过空穴注入形成接触孔30，以露出轻掺杂的漏区14和棚极5的各侧面。然后，如图2C所示，在所获得的结构上淀积第二氧化膜9。此后，如图2D所示，按照干式腐蚀法蚀刻第二氧化膜9，从而在源/漏区14和15的侧壁形成氧化膜调节层9′。每一氧化膜调节层9′都由第二氧化膜9构成。然后，在源/漏区14和15注入第一导电类型杂质离子，第一导本文档来自技高网...

【技术保护点】
一种制造金属氧化物半导体场效应晶体管的方法，包括下述工艺步骤：在硅衬底上形成元件隔离氧化膜；在硅衬底上顺序形成栅极氧化膜和栅极；在形成栅极氧化膜和栅极之后所获得的结构上淀积第一氧化膜；利用接触光掩膜，局部蚀刻第一氧化膜和元件隔离氧化膜，从而形成接触孔，通过该接触孔，露出硅衬底的预定部分和栅极相对的侧壁；在硅衬底的露出部分注入杂质离子，从而形成轻掺杂漏区；在离子注入之后所获得的结构上淀积第二氧化膜；干式腐蚀第二层氧化膜，从而在接触孔的侧壁上分别形成由第二氧化膜构成的调节层，同时分别露出轻掺杂的漏区的预定部分；在轻掺杂漏区的露出部分注入高浓度杂质离子，由此形成源／漏区；和形成填充接触孔的源／漏极。２．如权利要求１所述的方法，其特征在于轻掺杂漏区的杂质离子浓度范围从１Ｅ１７ｃｍ－３至１Ｅ１９ｃｍ－３，源／漏区的杂质离子浓度从１Ｅ１９ｃｍ－３至５Ｅ２１ｃｍ－３。

【技术特征摘要】
KR 1995-3-8 95-47181.一种制造金属氧化物半导体场效应晶体管的方法，包括下述工艺步骤在硅衬底上形成元件隔离氧化膜；在硅衬底上顺序形成栅极氧化膜和栅极；在形成栅极氧化膜和栅极之后所获得的结构上淀积第一氧化膜；利用接触光掩膜，局部蚀刻第一氧化膜和元件隔离氧化膜，从而形成接触孔，通过该接触孔，露出硅衬底的预定部分和栅极相对的侧壁；在硅衬底的露出部分注入杂质离子，从而形成轻掺杂漏区；在离子注入之后所获得的结构上淀积第二氧化膜；干式腐蚀第二层氧化膜，从而在接触孔的侧壁上分别形成由第二氧化膜构成的调节层，同时分别露出轻掺杂的漏区的预定部分；在轻掺杂漏区的露出部分注入高浓度杂质离子，由此形成源/漏区；和形成填充接触孔的源/漏极。2.如权利要求1所述的方法，其特征在于轻掺杂漏区的杂质离子浓度范围从1E17cm-3至1E19cm-3，源/漏区的杂质离子浓度从1E19cm-3至5E21cm-3。3.如权利要求1所述的方法，其特征在于在形成元件隔离氧化膜的步骤时，控制注入的杂质离子量以控制阈值电压，从而形成沟道区。4.如权利要求1所述的方法，其特征在于，为形成轻掺杂漏区所注入的杂质不同于为形成源/漏区所注入的杂质。5.如权利要求1所述的方法，还包括对由第二氧化膜构成的调节层形成之后所获得的结构在700℃至900℃的温度下保持预定时间的退火处理步骤。6.一种制造金属氧化物半导体场效应晶体管的方法，包括下述工艺步骤在硅衬底上形成元件、隔离氧化膜；在硅衬底上顺序形成栅极氧化膜和栅极；在形成栅极氧化膜和栅极之后所获得的结构上淀积第一氧化膜；利用接触处光掩膜局部蚀刻第一氧化膜和元件隔离氧化膜，从而形成接触孔，通过该接触孔露出硅衬底的预定部分和栅极的相对侧壁；在硅衬底的露出部分注入杂质离子，从而形成轻掺杂的漏区；在离子注入之后所获得的结构上淀积第二氧化膜；干式腐蚀第二氧膜，从而在接触孔的侧壁上分别形成由第二氧化膜构成的调节层，同时露出轻掺杂的漏区的预定部分；和...

【专利技术属性】
技术研发人员：郑仁述，禹永倬，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]