制作半导体器件的方法技术

一种制作半导体器件的方法通过形成于在第一薄膜（１０）开口的内侧的第二薄膜的开口部分向基片（１）中掺杂以形成沟道区（３），通过深刻蚀方法，去除第二薄膜（１１），形成一个槽，在基片（１）上形成低浓度杂质扩散层（１２）和导电类型与其相反的杂质扩散层（１３），去除薄膜（４）暴露在槽底的部分，在槽中形成由绝缘材料组成的侧壁（１４），将侧壁（１４）周围的膜（１０，４）去除，向基片（１）中掺杂形成源极／漏极扩散层（１５）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，尤其是有寄生电容被降低的MOS晶体管的半导体器件的制作方法。为了提高半导体器件中CMOS晶体管的运行速度，目前采用的一种方法是，降低MOS晶体管的源极/漏极高浓度杂质扩散区与基片之间的扩散层电容。为了降低上述扩散层电容，一种有效的方法是降低一个沟道区的基片杂质浓度，然而，随着晶体管的微结构细微化程度日益增强，基片杂质浓度越来越趋于增大。基于这种情况，目前还提出了一种降低扩散层电容的方法，即在用光刻工艺形成晶体管的过程中限制杂质掺入一个沟道区，而是让沟道离子仅掺入形成栅电极的一个区域。此外，在最近出现的MOS晶体管中，为了增强微结构，又引入了一种器件结构(称之为袋结构)，在这种结构中，就在低浓度杂质层的下方掺入导电类型与源极/漏极扩散层的LDD结构或低浓度杂质层的导电类型相反的杂质，以防止源极/漏极扩散层周围的耗尽层的扩展，从而抑制短路沟道效应。在此结构中，用于袋状部分的杂质的存在也会提高漏极扩散层的电容，所以采用的方法是，仅在栅-漏极(源极)扩散层边界的周围掺入导电类型与漏极(源极)扩散层相反的杂质。下面结合附图对该现有技术加以说明。附图说明图1A至1D是显示制作半导体器件的一种现有方法之过程的示意图。首先，如图1A所示，在半导体基片1上形成一个合乎要求的槽(图中未示出)和元件隔离区18。接着，如图1B所示，利用光刻工艺形成掩膜22，利用该掩膜在与半导体基片1上一个预定栅极形成部分相对应的区域(半导体基片1上将要形成栅极的区域)上进行离子注入，以形成一个沟道区3。再接着，如图1C所示，形成一个栅绝缘膜2，在栅绝缘膜2上淀积一种栅极材料。用光刻工艺在相应于沟道区域3的位置上形成栅极4’，形成栅极4’的光刻工艺过程需要一个边缘余量(第一掩膜定位边缘)，使其在定位上与沟道区域3的光刻相一致。然后，如图1D所示，用光刻工艺形成掩膜23，利用掩膜23和栅极4’作为掩膜在半导体基片1上形成一个LDD结构低浓度扩散层12和一个具有相反导电类型用来抑制耗尽层扩展进入基片内部的杂质(袋杂质)层13。与形成栅极4’的情况相同，形成掩膜23的光刻过程也需要一个边缘余量(第二掩膜定位边缘)，使其在定位上与用来形成沟道区域3的光刻相一致。再然后，如图2A所示，在栅极4’的侧表面上形成由一层绝缘膜构成的侧壁14，利用栅极4’和侧壁14作为掩膜，通过离子注入将高浓度杂质掺入半导体基片1，形成相应于一个高浓度杂质扩散层的源极和漏极15。之后，如图2B所示，在上述结构上形成一个绝缘膜20’，在绝缘膜20’形成接触孔16，再在绝缘膜20’上形成一个连线17。如上所述，在制作具有MOS晶体管的半导体器件的现有方法中，在形成沟道区域3、形成栅极4’和为形成LDD低浓度杂质扩散层而进行的掺袋杂质这些实际制作过程中，第一和第二掩膜定位边是不可避免的。在这种情况下，由于定位边缘的存在，源极/漏极扩散层与沟道区域之间的交迭区域增大，使源极/漏极扩散层与沟道区域3或半导体基片之间的扩散层电容增大。因此，半导体器件中的电路运行速度下降。即使在元件被设计成更小的情况下，上述定位边缘也是需要的，由于器件的小型化，它成为提高运行速度的一个巨大障碍。所以，本专利技术的一个目的是降低具有LDD袋结构的半导体器件中的源极/漏极扩散层电容。此外，本专利技术还有另一个目的，即提供一种，使它能够增强具有LDD袋结构的半导体器件的元件结构的微结构，并降低其源极/漏极扩散层电容。为实现上述目的，本专利技术提供一种，其特征在于，它包括以下步骤在一个半导体基片上形成一个栅绝缘膜，在所述栅绝缘膜上形成一个第一栅极组份材料膜；在所述第一栅极组份材料膜上形成第一薄膜，有选择地去除第一薄膜上将要在那里形成一个栅电极的一部分，从而在第一薄膜上形成一个开口部分。在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的周围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来；利用第一薄膜和第二薄膜作为掩膜，掺沟道区域杂质于半导体基片之中，形成沟道区；在第一栅电极组份材料膜的位于第二薄膜之内的部分上形成第二栅电极组份材料膜；利用第一薄膜和第二栅电极组份材料膜作为掩膜，去除第二薄膜，在第一薄膜与第二栅极组份材料膜之间形成一个槽，并将第一栅极组份材料膜相应于槽的部分暴露出来；通过槽将杂质掺于半导体基片中，形成一个低浓度杂质扩散层；将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方；在形成槽之后去除第一薄膜的残余，并去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分；形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份膜残留在第二栅极组份材料膜之下的部分；以及利用第一栅极组份材料膜的残余部分、第二栅极组材料膜和所述侧壁作为掩膜，将高浓度杂质掺于半导体基片中以形成源极和漏极。在上述半导体器件制作方法中，在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来的步骤是通过在所述暴露表面上形成一个第二薄膜材料层，对所述第二薄膜材料层进行深刻蚀，在第一薄膜的开口部分的内侧表面周围留有第二薄膜，并将第二栅极组份材料膜处在第二薄膜的内侧的区域暴露出来完成的。在上述半导体器件制作方法中，形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份膜残留在第二栅极组份材料膜之下的部分的步骤是通过在暴露的表面上形成一个绝缘薄膜材料层，对绝缘薄膜材料层进行深刻蚀，只在相应于槽的位置留有所述绝缘薄膜完成的。在上述半导体器件制作方法中，在暴露表面上形成绝缘薄膜材料层的进行是在形成槽之后去除残留的第一薄膜的步骤之前进行的，也是在去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分的步骤之前进行的。在上述半导体器件制作方法中，在暴露表面上形成绝缘薄膜材料层的进行是在形成槽之后去除残留的第一薄膜的步骤之后进行的，也是在去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分的步骤之后进行的。在上述半导体器件制作方法中，通过槽将杂质掺于半导体基片中，形成一个低浓度杂质扩散层的步骤和将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方的步骤是在第一栅极组份材料膜存在于相应于槽的区域时进行的。在上述半导体器件制作方法中，通过槽将杂质掺于半导体基片中，形成一个低浓度杂质扩散层的步骤和将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方的步骤是在第一栅极组份材料膜已经被从相应于槽的区域中去除后进行的。如上所述，现有技术中所采用的掩膜定位边缘已经不再需要了，源极和漏极的扩散层和导电类型与被掺入沟道区的LDD低浓度杂质相反的杂质扩散层的接触、和LDD低浓度杂质扩散层的下部表面的接触被降到最小。所以，即使当元件结构进一步小型化时，结电容也能被降低；并减小了MOS晶体管的寄生电容。因此，即使对于高集成度设计、元件结构微小的半导体器件，其运行速度也能被显著提高，而且，具有所期望特性的双层结构栅极也很容易地获得了。图1A至1D是显示一种现有半导体器件制作方法的横断剖视示意图；图2A至2B是显示上述现有本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，其特征在于，它包括以下步骤：在一个半导体基片上形成一个栅绝缘膜，在所述栅绝缘膜上形成一个第一栅极组份材料膜；在所述第一栅极组份材料膜上形成第一薄膜，有选择地去除第一薄膜上将要在那里形成一个栅电极的一部分，从 而在第一薄膜上形成一个开口部分；在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的周围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来；利用第一薄膜和第二薄膜作为掩膜，掺沟道区域杂质于半导体基片之中，形成 沟道区；在第一栅电极组份材料膜的位于第二薄膜之内的部分上形成第二栅电极组份材料膜；利用第一薄膜和第二栅电极组份材料膜作为掩膜，去除第二薄膜，在第一薄膜与第二栅极组份材料膜之间形成一个槽，并将第一栅极组份材料膜相应于槽的部分暴露出来； 通过槽掺杂质于半导体基片中，形成一个低浓度杂质扩散层；将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方；在形成槽之后去除第一薄膜的残余，并去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部 分；形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份材料膜残留在第二栅极组份材料膜之下的部分；以及利用第一栅极组份材料膜的残余部分、第二栅极组份材料膜和所述侧壁作为掩膜，将高浓度杂质掺于半导体基片中以形成源极和 漏极。...

【技术特征摘要】
JP 1997-8-26 229279/971.一种制作半导体器件的方法，其特征在于，它包括以下步骤在一个半导体基片上形成一个栅绝缘膜，在所述栅绝缘膜上形成一个第一栅极组份材料膜；在所述第一栅极组份材料膜上形成第一薄膜，有选择地去除第一薄膜上将要在那里形成一个栅电极的一部分，从而在第一薄膜上形成一个开口部分；在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的周围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来；利用第一薄膜和第二薄膜作为掩膜，掺沟道区域杂质于半导体基片之中，形成沟道区；在第一栅电极组份材料膜的位于第二薄膜之内的部分上形成第二栅电极组份材料膜；利用第一薄膜和第二栅电极组份材料膜作为掩膜，去除第二薄膜，在第一薄膜与第二栅极组份材料膜之间形成一个槽，并将第一栅极组份材料膜相应于槽的部分暴露出来；通过槽掺杂质于半导体基片中，形成一个低浓度杂质扩散层；将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方；在形成槽之后去除第一薄膜的残余，并去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分；形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份材料膜残留在第二栅极组份材料膜之下的部分；以及利用第一栅极组份材料膜的残余部分、第二栅极组份材料膜和所述侧壁作为掩膜，将高浓度杂质掺于半导体基片中以形成源极和漏极。2.如权利要求1所述的方法，其特征在于，所述在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的周围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部...

【专利技术属性】
技术研发人员：中村典生，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]