非易失性半导体存储器件制造技术

本发明专利技术的目的是要提供一种能够通过提高用一个存储单元表示的状态的数目来提高存储单元的集成密度的非易失性半导体存储器件。本发明专利技术的非易失性半导体存储器件具有这样的结构：在一个有最小尺度的控制栅（５）下设置两个悬浮栅（３，４），两个悬浮栅中的每一个都能根据存储电荷的存在表示两个数值，因此一个存储单元能表示四个数值。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种非易失性半导体存储器件，具体地是涉及悬浮栅型非易失性半导体存储器件。附图说明图1(a)是显示常规的非易失性半导体存储器件的结构的平面图，图1(b)是放大的沿图1(a)中X-X’线取得的剖面图，以及图1(c)是放大的沿图1(a)中Y-Y’线取得的剖面图。作为能够写入和擦除数据的非易失性半导体存储器件，电擦除可编程序只读存储器(快速存储器)(下文中称之为EOROM)迄今已被了解，它是一种场效应晶体管，其中第一栅绝缘薄膜设置在半导体基片表面形成在源和漏区之间的沟道区域上，以及通过第二栅极绝缘薄膜和悬浮栅电容性耦合的控制栅形成在第二栅绝缘薄膜上。这种半导体存储器件根据以数据“0”和“1”的形式表示的悬浮栅电荷存储状态间的差别存储阈值电压间的差别。如图1(a)，1(b)和1(c)所示，源区和漏区1和2形成在P-型半导体基片7上，以及第一绝缘薄膜8，悬浮栅51，第二绝缘薄膜9和控制栅5依次形成在沟道区域的上面，沟道区域形成在源区和漏区1和2之间。起场氧化物薄膜作用的第二绝缘薄膜9使元件和其他相邻的元件绝缘。被引进磷的多晶硅通常用作悬浮栅51。在这个实施例中，垂直方向上互相本文档来自技高网...

【技术保护点】
非易失性半导体存储器件包括含有Ｐ型主表面的半导体基片（７），形成在所述主表面上的Ｎ型的漏区（２）和源区（１），形成在所述漏区和所述源区之间的沟道，以及依次形成在所述沟道区上的第一绝缘薄膜（８），悬浮栅（３，４），第二绝缘薄膜（９），和控制栅（５）， 其特征在于： 所述悬浮栅由第一悬浮栅（３）和第二悬浮栅（４）构成，所述第一和第二悬浮栅的下表面和所述第一绝缘薄膜（８）接触，以及所述第一和第二悬浮栅的上表面和所述第二绝缘薄膜（９）接触。

【技术特征摘要】
JP 1995-10-16 267175/951.非易失性半导体存储器件包括含有P型主表面的半导体基片(7)，形成在所述主表面上的N型的漏区(2)和源区(1)，形成在所述漏区和所述源区之间的沟道，以及依次形成在所述沟道区上的第一绝缘薄膜(8)，悬浮栅(3，4)，第二绝缘薄膜(9)，和控制栅(5)，其特征在于所述悬浮栅由第一悬浮栅(3)和第二悬浮栅(4)构成，所述第一和第二悬浮栅的下表面和所述第一绝缘薄膜(8)接触，以及所述第一和第...

【专利技术属性】
技术研发人员：築地优，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]