【技术实现步骤摘要】
本专利技术涉及一种在半导体衬底上集成有一个纵向NPN双极晶体管、一个纵向PNP双极晶体管、或一个CMOS晶体管的。更具体地说，本专利技术涉及制造在半导体衬底上带有电容器并与双极晶体管一起使用的半导体器件的方法。近年来，对高密度和高速的低功耗半导体器件一直存在需求。这种常规半导体器件的一个代表是墙发射极式(Walled-emitter type)NPN双极晶体管。在NPN双极晶体管结构中，发射极区域由隔离膜环绕以使至少有一部分发射区与隔离膜周边接触。这种结构不仅可降低发射极与基极间的结电容，而且由于其发射极和基极自对准形式使晶体管小型化，还能满足对晶体管的高速、高密度和低功耗要求。日本专利公开第1-281769号公开了墙发射极式NPN双极晶体管的一个例子。然而，在这种结构的NPN双极晶体管中，由于离子注入到基区的杂质被隔离膜吸收，杂质浓度的降低就在基区和隔离膜界面处形成一个耗尽层。结果，N-型发射区和N-型收集区就经由耗尽层而彼此连接，引起发射区和收集区之间产生不希望有的漏电流。另一方面，在半导体衬底上带有PNP双极晶体管的半导体器件中，注入到收集区的杂质在P...
【技术保护点】
一种制造的半导体器件的方法，该器件含有一个Ｐ型发射极层、一个Ｎ型基极层、一个Ｐ型收集极层、一个Ｐ型收集极接触层以及一个氧化物隔离层，其特征在于包含下列步骤：步骤（１）在一个Ｐ型衬底的表面上形成一个氮化物膜，使氮化物膜覆盖住形成在所述半导 体衬底内的有源区；步骤（２）用所述氮化物膜作为掩模，选择性地氧化所述有源区以外的区域，以形成所述氧化物隔离层；步骤（３）在所述半导体衬底上形成一个有特定结构的下层膜和一个上层抗蚀剂图形，并用所述下层膜和上层抗蚀剂图形作为掩模，形成所 述Ｐ型收集极层，使所述Ｐ型收集极层至少有一部分与上述氧化隔离层相接触；步骤（４）采用所述...
【技术特征摘要】
JP 1993-3-26 067217/93;JP 1993-4-14 087116/931.一种制造的半导体器件的方法，该器件含有一个P型发射极层、一个N型基极层、一个P型收集极层、一个P型收集极接触层以及一个氧化物隔离层，其特征在于包含下列步骤步骤(1)在一个P型衬底的表面上形成一个氮化物膜，使氮化物膜覆盖住形成在所述半导体衬底内的有源区；步骤(2)用所述氮化物膜作为掩模，选择性地氧化所述有源区以外的区域，以形成所述氧化物隔离层；步骤(3)在所述半导体衬底上形成一个有特定结构的下层膜和一个上层抗蚀剂图形，并用所述下层膜和上层抗蚀剂图形作为掩模，形成所述P型收集极层，使所述P型收集极层至少有一部分与上述氧化隔离层相接触；步骤(4)采用所述氧化物隔离层和下层膜作为掩模，在所述P型收集极层至少有一部分与所述氧化物隔离层相接触的区域内，形成一个收集接触-基极间防止漏电层，以防止在所述P型收集极接触层和所述N型基极层之间产生漏电流，所述收集极接触-基极间防止漏电层的杂质浓度高于所述P型收集极层的杂质浓度；步骤(5)在...
【专利技术属性】
技术研发人员：平井健裕，田中光男，堀敦，下村浩，堀川良彦，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。