存储器模块制造技术

提供在不变更母板的设计的情况下只通过变更单元板的设计就能够使半导体存储器新老交替的存储器模块。母板具有能够连接到至少两种单元板上的与单元板连接的端子，当伴随着半导体存储器的新老交替使连接端子发生变更时，通过从与上述单元板连接的端子中选择适当的端子将母板与单元板连接起来。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及由单元板及母板构成的存储器模块，单元板装载着半导体存储器，母板用于装载该单元板。迄今为止，在谋求增加母板上所装载半导体存储器的容量时，是在母板上面及下面直接安装大量的半导体存储器，由于受母板可以安装的面积的限制，所以，难于实现大容量化。为了解决这样的问题，依靠下列方法即制造能够高密度安装多个半导体存储器的单元板并把半导体存储器安装到这样的单元板上以后，再把单元板本身装载到母板上，(特愿平8-76947号)来谋求母板的大容量化。半导体存储器每前进一代，存储容量增加到4倍，但是，在上述方法中，当把单元板上所装载的半导体存储器换成新一代(即，存储容量为4倍的存储器)存储器时，因为用于把单元板与母板连接起来的连接端个数及其配置也要改变，所以，在半导体存储器每经一代更迭时，每次都必须变更母板上连接端个数及其配置。因此，本专利技术的目的在于，在不改变母板的设计的情况下只通过改变单元板的设计，就能够提供被存储器模块使用的半导体存储器的新一代的存储器模块。因此，专利技术人认真研究的结果是，母板具有至少两种与单元板的连接端，当伴随着半导体存储器的存储容量的增加单元板上与母板的连接端发生变更时，从上述与单元板连接的端中选择适当的端子将母板与单元板连接起来，由此发现在不改变母板的设计的情况下只通过改变单元板的设计，就能够适应半导体存储器的新老交替，从而完成了本专利技术。即，本专利技术为存储器模块包括至少两种单元板，即第1种单元板和第2种单元板，前者装载多个半导体存储器并具有与连接该半导体存储器的母板连接的端子；后者装载相当于上述半导体存储器的新一代半导体存储器的多个半导体存储器并具有与连接该半导体存储器的母板连接的端子，以及包含能够改换并装载多个上述第1或第2单元板的母板，该存储器模块的特征在于，在用上述第2单元板代替上述第1单元板装载到上述母板上时，第2单元板的占有区域实质上与把上述第1单元板载置到上述母板上时的第1单元板占有区域相同。通过使用这种结构的存储器模块，当半导体存储器需要新老交替时，通过只改变单元板的设计，从预先设置于母板上的与单元板连接的端子中选择所需的端子把该单元板连接起来，从而在不改变母板的设计的情况下就能够装载改变了设计的单元板，这样，不改变母板设计就能够使半导体存储器新老交替。特别是当连接上述第2单元板时，该第2单元板占有的区域实质上与连接装载上一代半导体存储器的第一单元板时该单元板占有的区域相同，由此，在不变更母板上的单元板安装区域的情况下或者在使该变更达到最小限度的同时，可更换单元板。还有，如上所述，因为在本专利技术中，当更换单元板时不需要更换母板，所以，即使伴随着半导体存储器的新老交替单元板变大，母板的大小也不变，可以谋求在不改变存储器模块本身的大小的情况下使半导体存储器新老交替，例如可谋求增加存储容量。再者，借助于在母板上设置三种与单元板连接的端子并使用与之对应的三种单元板，就能够进行三代半导体存储器新老交替。这时，所谓半导体存储器的代，一般说的是半导体存储器存储容量的代，具体地说，1兆位、4兆位、16兆位等各增至4倍的半导体存储器的存储容量的代；但是，在这里另外还包括存储容量相同但使存取位数增加的情况。设置于上述母板上的与两种单元板连接的端子每两列分别平行配置，以便连接到上述第1和第2单元板的与母板连接的端子上，用于与上述第2单元板连接的连接端最好平行于用于与上述第1单元板连接的连接端而且配置于外部，并且在与各个单元板连接的端子间将共用的端子连接起来。因为设计的要求是设置在第1、第2单元板上与母板连接的端子的配置要与装载在各单元板上的半导体存储器管脚的配置一致，所以，设置在母板上与两种单元板连接的端子的配置也要与之一致。从而，一般因为与上述两种单元板连接的端子的配置(排列顺序等)不同，所以，难于设置共同的端子在两种之间共同使用。因此，在本专利技术中，与第2单元板连接的端子平行配置在与第1单元板连接的端子的外侧；并且，在与各个单元板连接的端子之间，借助于母板上的布线在共同的端子之间进行连接。因此，把与第1及第2单元板连接的端子设计成使两种间共用的端子尽可能靠近地配置，这样在谋求缩短母板上的布线以及减少叠层间布线方面，是令人满意的。上述单元板装载4个半导体存储器，形成具有该半导体存储器的新一代半导体存储器的存储容量的单元板是较为理想的。因为半导体存储器的存储容量每经一代交替各增到原来的4倍，所以，通过在单元板上装载4个半导体存储器，使这样的单元板形成一个整体，就能够将其作为具有上述半导体存储器的新一代存储容量的半导体存储器来使用。此外，因为一般来说最新一代半导体存储器的供给量是不稳定的，所以，也有可能利用4个供给量已指定的上一代半导体存储器代替最新一代半导体存储器来使用。在与上述母板连接的端子中，可采用引线型端子。这是因为采用引线型端子与凸点(bump)连接相比易于使用。与上述母板的连接的端子最好是沿着上述单元板周围的4个边设置的4方向型的端子。由于采用了4方向型连接母板的端子，相应地设置连接单元板的端子也能够以矩形形状配置，其结果，连接单元板的端子的间隔能够展宽，使母板上的电路布线容易走线，可减少叠层布线(内层中的布线)以谋求降低电路布线的电容等。上述半导体存储器还可以用于ECC(查错纠错)功能和/或奇偶校验功能。这样，借助于把存储器模块中的半导体存储器的一部分用于ECC功能和/或奇偶校验功能，所以，存储器模块中有可能具有半导体存储器的校验功能。附图说明图1是与本专利技术实施例有关的母板上装载单元板的存储器模块的外观图；图2是与本专利技术实施例有关的64兆位DRAM(X4)用的单元板和16兆位DRAM(X4)用单元板共用的单元板连接的端子的配置图；图3是与本专利技术实施例有关的16兆位DRAM(X8)用的单元板和16兆位DRAM(X4)用的单元板共用的单元板连接的端子的配置图；图4是与本专利技术实施例有关的单元板的俯视图；图5是与本专利技术实施例有关的单元板的侧视图；图6是与本专利技术实施例有关的单元板的侧视图；图7是与本专利技术实施例有关的单元板的仰视图；图8是与本专利技术实施例有关的两系统控制的单元板的电气布线图；图9为与本专利技术实施例有关的单元板的俯视图。图1示出了与本专利技术实施例有关的存储器模块的外观图。该存储器模块由母板1及单元板2构成；母板1具有与单元板连接的端子；通过在与该单元板连接的端子上配置与母板连接的端子7并进行连接，可以把单元板2装载到母板1上。在单元板2的表面上安装2个，背面上安装2个，共计4个半导体存储器3，通过与各个母板连接的端子及电路布线将其连接起来。在上述单元板2中准备了两种装载着不同代半导体存储器的单元板，另一方面，把与这两种单元板连接的端子4设置在上述母板1上。采用这种结构，通过选择与对应于这种单元板2的单元板连接的端子4，就能够更换单元板2，有可能谋求装载在母板1上的半导体存储器的新老交替，即，存储器模块存储容量的增加。再者，在本实施例中，对利用两种单元板的情况作了描述，但是，向三种以上的单元板发展也是可能的。图2示出可与16兆位DRAM(JEDEC规格4兆× 4DRAM)用的单元板和64兆位DRAM(JEDEC规格16兆×4DRAM)用的单元板这两种单元板连接的端子4的配置(图本文档来自技高网...

【技术保护点】
一种存储器模块，包括至少两种单元板：第１种单元板和第２种单元板，前者装载多个半导体存储器，并具有与连接该半导体存储器连接的母板连接的端子；后者装载相当于所述半导体存储器的新一代半导体存储器的多个半导体存储器，并具有与连接该半导体存储器的母板连接的端子，以及包括能够更换并装载多个所述第１或第２单元板的母板；其特征在于：在用所述第２单元板代替所述第１单元板装载到所述母板上时，第２单元板的占有区域实质上与把所述第１单元板装置到所述母板上时的第１单元板占有区域相同。

【技术特征摘要】
JP 1996-12-6 327147/961.一种存储器模块，包括至少两种单元板第1种单元板和第2种单元板，前者装载多个半导体存储器，并具有与连接该半导体存储器连接的母板连接的端子；后者装载相当于所述半导体存储器的新一代半导体存储器的多个半导体存储器，并具有与连接该半导体存储器的母板连接的端子，以及包括能够更换并装载多个所述第1或第2单元板的母板；其特征在于在用所述第2单元板代替所述第1单元板装载到所述母板上时，第2单元板的占有区域实质上与把所述第1单元板装置到所述母板上时的第1单元板占有区域相同。2.根据权利要求1中所述的存储器模块，其特征在于设置于上述母板上的与两种单元板连接的端子每两列分别平行配...

【专利技术属性】
技术研发人员：德永宗治，福元孝和，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]