半导体装置及其制造方法制造方法及图纸

技术编号:3221202 阅读:93 留言:0更新日期:2012-04-11 18:40
这里公开的是一种至少部分地提供了一个具有相反于对立传导类型半导体衬底1的某传导类型层7和9的元件的半导体装置。在某传导类型层被形成的同时,某传导类型层7和9被形成在信号输入/输出垫片14被形成的区域中。另外,在形成于半导体衬底1的表面上的夹层绝缘膜10中的反向传导层7和9的圆周位置上生成接触孔11。信号输入/输出垫片14被形成在由夹层绝缘膜10的表面上的接触孔11所包围的区域中。在形成信号输入/输出垫片14的同时,在信号输入/输出垫片14的圆周位置上形成一个被电气连接到接触孔11的噪声屏蔽电极15。(*该技术在2018年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及半导体集成电路装置,更具体得说是涉及一种用于减少在电极垫片和元件之间的传输噪声的电极垫片结构及其制造方法。近来,在其中既有模拟电路又有数字电路的大规模集成电路(LSI)中,衬底噪声对模拟电路的性能的负面影响逐渐增加。由于数字电路是以高速进行操作的,所以在电路操作期间所产生的衬底噪声相对于信号电压有所增大。因此,防止在同一个衬底上的模拟和数字电路之间形成噪声干扰十分重要。特别地,当噪声从一个与元件相比面积要大一些的数字信号输入/输出电极垫片(此后简称信号输入/输出垫片)进入衬底时,模拟电路的衬底电势由于噪声而变得不稳定。其对模拟电路的性能产生负面影响。为解决此问题,即不给模拟电路衬底带来产生在信号输入/输出垫片中的衬底噪声的负面影响,提出了一种如附图说明图1A所示的结构。本现有技术使用了一种公开于日本未决专利申请公开号为No.Sho59-43536中的技术。在一个P型半导体衬底1上形成一个P+型内嵌层2和一个外延生长的P型区3。由一个场氧化物膜4限定了一个元件区。在元件区中形成一个栅氧化物膜5,一个栅电极6,一个LDD扩散层7,一个侧壁8和一个高杂质浓度的源/漏区9。以上这些便构成了一个MOS晶体管100,其上形成一个层间绝缘膜10。通过接触孔11形成了源/漏电极12和13。图1C中所示的是放大后的MOS晶体管100(由一个虚线圆所示)。在场氧化物膜4上的夹层绝缘膜10内部,形成了一个噪声屏蔽传导膜17,例如,一个铝膜或诸如此类。在上层中形成一个信号输入/输出垫片14。噪声屏蔽传导膜17通过接触孔11a被电气连接到GND垫片18。在此结构中,如图1B所示,通过向位于信号输入/输出垫片14的正下方的传导膜17提供GND电压,由传输到信号输入/输出垫片4的数字信号所产生的噪声被传导膜17屏蔽掉。由此,噪声被防止传播到由一条点划线A所示的位于传导膜17下方的半导体衬底1和元件中去。另一方面,如日本未决专利申请公开号为No.59-43536中所公开并如图2所示的,屏蔽噪声屏蔽传导膜20被形成在被连接到信号输入/输出垫片(未示出)的信号布线19的正下方。同样地,在膜20的正上方形成一个GND电极21。噪声屏蔽传导膜20和GND电极21通过一个通孔11b被连在一起。由此,信号布线19被具有GND电势的传导膜20和21包围。该技术被提出以用于屏蔽噪声。所使用的是如图1C所示的相同的MOS晶体管100。数字22代表一个绝缘膜。在日本未决专利申请公开号为No.Hei 2-82531中也公开了相似的技术。然而在常规结构中,噪声屏蔽传导膜需要被独立地形成在信号输入/输出垫片的正下方和正上方。因此,半导体装置的制造工艺的步骤被不利地增加了。另外,信号输入/输出垫片和噪声屏蔽传导膜之间的距离很短。特别地,由于形成于信号输入/输出垫片的正下方的传导膜被形成在夹层绝缘膜中,所以该距离被进一步缩短。另外,信号输入/输出垫片和相关的信号导线的寄生电容被增大。输入/输出信号被很不利地较大程度地延迟了。本专利技术的一个目的是提供一种能够屏蔽通过信号输入/输出垫片进入衬底的衬底噪声的,其不需要具有一个用于屏蔽噪声的传导膜且其能够防止输入/输出信号被延迟。为了达到上述及其它的目的,本专利技术提供了一种半导体装置,其中一传导类型层被形成在位于连接到内部电路的信号输入/输出垫片的正下方的另一传导类型半导体衬底上。一个作为相对于半导体衬底的反向偏压的常值电压被加载到反向传导层。例如,连接到反向传导层的接触孔被排列在信号输入/输出垫片的周围。接触孔被连接到形成于与信号输入/输出垫片相同层中的噪声屏蔽电极上。通过噪声屏蔽电极加载常值电压。在反向传导层上形成一个位于信号输入/输出垫片的正下方的场氧化物膜。接触孔被优选地设置在场氧化物膜的周围。本专利技术的制造方法包括,在一元件上形成一反向传导层且同时在半导体衬底上的信号输入/输出垫片将被形成的区域中形成一个反向传导层的工序,在半导体衬底的表面上形成一个夹层绝缘膜及在反向传导层的周边位置上的夹层绝缘膜中生成接触孔的工序,在由夹层绝缘膜的表面上的接触孔所包围的一个区域中形成信号输入/输出垫片的工序及在形成信号输入/输出垫片的同时在包含接触孔的信号输入/输出垫片的周边区域中形成一个噪声屏蔽电极的工序。另外,制造方法优选地包括一个在信号输入/输出垫片被形成的区域中形成一个反向传导区及在除去该反向传导区的一个周边区域的半导体衬底上形成一个场氧化物膜的工序,和一个在信号输入/输出垫片的周边区域中形成一个反向传导层的工序,其中在元件上形成反向传导层的同时没有形成场氧化物膜。图1A所示为半导体集成电路中的常规噪声屏蔽结构的一个示例的剖面图。图1B所示为图1A所示的噪声屏蔽结构的噪声屏蔽。图1C为图1A所示的集成电路中的MOS晶体管的放大剖面图。图2所示为半导体集成电路中的常规噪声屏蔽结构的另一个示例的剖面图。图3A所示为根据本专利技术的半导体集成电路中的噪声屏蔽结构一个实施例的平面图。图3B为沿图3A中的线A-A所取的剖面图。图3C为图3B所示的噪声屏蔽结构的一个放大剖面图。图4A,4B和4C所示为具有图3A和3B所示的噪声屏蔽结构的半导体集成电路的制造工序的剖面图。图5A所示为根据本专利技术的半导体集成电路中的噪声屏蔽结构的另一个实施例的平面图。图5B所示为沿图5A中的线B-B所取的剖面图。图5C图5A所示的噪声屏蔽结构的一个局部放大图。图6A,6B和6C所示为具有图5A和5B所示的噪声屏蔽结构的半导体集成电路的制造工序的剖面图。图7所示为图5A和5B所示的噪声屏蔽结构的噪声屏蔽。图8所示为本专利技术的半导体集成电路中的噪声屏蔽结构和现有技术之间在减小噪声效果方面进行对比的特性曲线图。现在参照附图对本专利技术的实施例进行说明。图3A为根据本专利技术的第一实施例的半导体装置的平面图,图3B和3C为沿图3A中的线A-A所取的剖面图。在图3A和3B中,数字1代表P型半导体衬底;2代表P+型内嵌层;3代表P型区;4代表一个场氧化物膜;5代表一个MOS栅氧化物膜;6代表一个由多晶硅组成的MOS栅电极;7代表一个LDD扩散层;8代表一个MOS栅侧壁;9代表一个源/漏扩散层。这些组件便构成了一个MOS晶体管100。晶体管100与图1C所示的相同。另外,在晶体管100上还形成了一个夹层绝缘膜10。通过接触孔形成源和漏电极12和13。这里,下文中将要说明的信号输入/输出垫片的正下方没有形成一个场氧化物膜4。在P型区3的表面上形成了分层的第一噪声屏蔽传导层7′和在第一传导层7′之下的第二噪声屏蔽传导层9′。这里第一传导层7′是在与LDD扩散层7相同的扩散工序中形成的。第二传导层9是在与源/漏扩散区9相同的工序中形成的。随后,在传导层7′和9′的正上方的区域中的夹层绝缘膜10上形成信号输入/输出垫片14。另外,在与信号输入/输出垫片相同的工序中在信号输入/输出垫片14的周围形成一个噪声屏蔽电极15。噪声屏蔽电极15通过排列在信号输入/输出垫片14周围的多个接触孔11被电气连接到第一传导层7′。另外,第一传导层7′包含形成第二传导层9的杂质。本实施例的一个噪声屏蔽结构200(由虚线圆所包围的)被放大显示在图3C中。下面将参照图4A,4B和4C本文档来自技高网...

【技术保护点】
一种提供了连接到内部电路的信号输入/输出垫片的半导体装置,其特征在于其中 一传导类型层被形成在一个上述信号输入/输出垫片正下方的相对传导类型半导体衬底上,且一个常值电压作为一个相对于上述半导体衬底的反向偏压被加载到上述反向传导层上。

【技术特征摘要】
JP 1997-3-31 079496/971.一种提供了连接到内部电路的信号输入/输出垫片的半导体装置,其特征在于其中一传导类型层被形成在一个上述信号输入/输出垫片正下方的相对传导类型半导体衬底上,且一个常值电压作为一个相对于上述半导体衬底的反向偏压被加载到上述反向传导层上。2.根据权利要求1的半导体装置,其中连接到上述传导类型层的接触孔被排列在上述信号输入/输出垫片的周围并被连接到形成在与上述信号输入/输出垫片相同层上的一个噪声屏蔽电极上,常值电压通过噪声屏蔽电极被加载到上述反向传导层上。3.根据权利要求1的半导体装置,其中所述传导类型层是由在与MOS晶体管的LDD扩散层被形成的工序相同的工序中所形成的第一传导层和在与上述MOS晶体管的高浓度源/漏扩散层被形成的工序相同的工序中所形成的第二传导层组成的。4.根据权利要求1所要求的半导体装置,其中在上述信号输入/输出垫片正下方的上述半导体衬底的表面上形成一个场氧化物膜,上述传导类型层被形成在场氧化物膜的正下方及场氧化物膜的周围区域,上述接触孔被排列在上述场氧化物膜的周围。5.根据权利要求4所要求的半导体装置,其中上述传导类型层是由在与形成用于形成在半导体衬底上的多个不同传导沟型的MOS晶体管中的一个MOS晶体管的阱的相同工序中所形成的一个阱,一个在与形成MOS晶体管的LDD扩散层的相同工序中形成在上述阱的表面上的场氧化物膜周围的第一半导体...

【专利技术属性】
技术研发人员:平林浩
申请(专利权)人:日本电气株式会社
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利