在半导体器件中形成接触塞的方法技术

采用多步选择性抛光技术在半导体器件中形成接触塞的方法，选择性去掉层间绝缘膜和导电层，从而使ＣＭＰ层的平整度和均匀性提高。该方法包括在具有多个扩散层和导电层的半导体衬底上形成层间绝缘膜。在淀积时层间绝缘膜具有不平整的上表面，其轮廓与形成于半导体衬底上的底层产生轮廓仿形。穿过层间绝缘膜开出接触孔，以暴露导电层的上表面或除导电层外的半导体衬底、在所得结构上淀积第二导电层。对所得结构进行多次选择性抛光是本发明专利技术的关键步骤。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种制造半导体器件的方法，特别涉及一种利用多相选择性CMP工艺形成接触塞的方法。附图说明图1a-1c是展示形成接触塞的现有技术方法的流程图。参见图1a，提供具有单元阵列区(a)和外围电路区(b)的半导体衬底10。在单元阵列区(a)上形成栅极层12。从半导体衬底10的底部起栅极层12依次包括多晶硅层图形12a、硅化物图形12b和绝缘间隔层12c。在包括栅极层12的半导体衬底10上形成层间绝缘膜14。注意，在淀积时层间绝缘膜14有不平整上表面。即，因为层间绝缘膜14趋于保形，所以层间绝缘膜14的上表面与半导体10上形成的底层结构产生的轮廓仿形。换言之，单元阵列区(a)和外围电路区(b)的表面位置十分不同，产生了巨大的台阶。参见图1b，穿层间绝缘膜14开出接触孔16，以暴露除栅极层12之外的半导体衬底的上表面。在层间绝缘膜14上淀积导电层18，例如多晶硅层，以过度填充接触孔16。导电层18与底层14产生的形貌仿形。参见图1c，利用CMP工艺一步去除导电层18即多晶硅层和层间绝缘膜14，从而平面化层间绝缘膜14，并形成接触塞20。注意到，上述CMP工艺必须使用相对于多晶硅本文档来自技高网...

【技术保护点】
一种在半导体器件中形成接触塞的方法，包括以下步骤：提供具有第一和第二区的半导体衬底；在所说第一导电层图形上形成第一导电层图形；在包括所说第一导电层图形的所说半导体衬底上形成层间绝缘膜，第二区上的所说层间绝缘膜的位置低于第一区上的所说层间绝缘膜的位置；穿过所说层间绝缘膜开出接触孔，以暴露除所说第一导电层图形外的所说半导体衬底和所说第一导电层图形的部分上表面；在所说层间绝缘膜上形成第二导电层，以过度填充所说接触孔；对所说第二导电层进行第一抛光，以暴露所说第一区上的所说层间绝缘膜的上表面；利用所说第二区的所说第二导电层的其余部分作掩模，在平行于所说第二区的所说第二导电层下的所说层间色缘膜的上表面的位...

【技术特征摘要】
KR 1997-9-8 46200/971．一种在半导体器件中形成接触塞的方法，包括以下步骤提供具有第一和第二区的半导体衬底；在所说第一导电层图形上形成第一导电层图形；在包括所说第一导电层图形的所说半导体衬底上形成层间绝缘膜，第二区上的所说层间绝缘膜的位置低于第一区上的所说层间绝缘膜的位置；穿过所说层间绝缘膜开出接触孔，以暴露除所说第一导电层图形外的所说半导体衬底和所说第一导电层图形的部分上表面；在所说层间绝缘膜上形成第二导电层，以过度填充所说接触孔；对所说第二导电层进行第一抛光，以暴露所说第一区上的所说层间绝缘膜的上表面；利用所说第二区的所说第二导电层的其余部分作掩模，在平行于所说第二区的所说第二导电层下的所说层间色缘膜的上表面的位置，对所说第一区上的所说层间绝缘膜进行第二抛光；对所说第二导电层进行第三抛光，从而完全去掉所说第二区上的所说第二导电层。2．如权利要求1所述的方法，其中所说层间绝缘膜至少选择由SiO2、USG、BPSG、SiN、SiON、SOG、FOX、绝缘聚合物层构成的组中的一种。3．如权利要求1所述的方法，其中所说第二导电层至少选择由W、Cu、Al、W-Si、Al-Cu、Al-Cu-Si和多晶硅层构成的组中的一种。4．如权利要求1所述的方法，其中所说各抛光步骤利用至少包括两个或更多磨板的CMP设备完成。5．如权利要求1...

【专利技术属性】
技术研发人员：尹普彦，丁寅权，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]