【技术实现步骤摘要】
本专利技术是有关于一种，特别是有关于一种利用多晶硅层作为蚀刻罩幕来形成接触窗，并在多晶硅层表面形成一化学氧化层作为防护层的。
技术介绍
随着集成电路日趋精密与复杂化，为了能够在有限的芯片表面上制作足够的金属内联机，目前大多采用多层内联机的立体架构方式，以完成各个组件的连接，并以介电层来作为隔离各金属内联机的介电材料。在多重内连导线的制程中，除了需制作各层导线图案之外，更需借助接触窗(contact)或介层窗(via)，以作为组件接触区与导线之间，或是多层导线之间联系的信道。在不断提高集成电路的包装密度和减少芯片尺寸的需求下，半导体制程的控制是必须非常精准的，不同图案层之间的对准误差、各个组件之间的隔离或者电性连接是主要的关键所在，以掌握制程设备操作状况以及产品品质。请参考图1a-图1e，图1a-图1e是显示习知的的切面示意图。请参考图1a，首先，提供一例如是硅(Si)基底的半导体基底101，半导体基底101上依序形成有一介电层102及一图案化光阻层103，图案化光阻层103具有一开口104，开口104露出部分介电层102的表面。请参考图1b，接着，以图案化光阻...
【技术保护点】
【技术特征摘要】
1.一种插塞的形成方法，包括下列步骤提供一半导体基底，于该半导体基底上形成一具有接触窗的介电层，该介电层上形成有一多晶硅层；提供一含氧化剂溶液；使该多晶硅层顶部表面接触该含氧化剂溶液以形成一化学氧化层；及于该化学氧化层及该接触窗表面上顺应性形成一阻障层及一金属层，该金属层填满该接触窗。2.根据权利要求1所述的插塞的形成方法，其中更包括下列步骤对该半导体基底进行回火步骤；及对该半导体基底进行平坦化步骤至露出该介电层表面为止的步骤。3.根据权利要求2所述的插塞的形成方法，其中该平坦化步骤为化学机械研磨。4.根据权利要求1所述的插塞的形成方法，其中该介电层为氧化层。5.根据权利要求1所述的插塞的形成方法，其中该多晶硅层的厚度为500至850。6.根据权利要求1所述的插塞的形成方法，其中形成该化学氧化层的步骤更包括翻转该半导体基底；及使该多晶硅层接触该含氧化剂溶液。7.根据权利要求1所述的插塞的形成方法，其中该含氧化剂溶液为过氧化氢溶液或硝酸溶液。8.根据权利要求1所述的插塞的形成方法，其中该阻障层为氮化钛/钛的组合层。9.根据权利要求1所述的插塞的形成方法，其中该金属层为钨金属层。10.一种插塞的形成方法，包括下列步骤提供一半导体基底；于该半导体基底上依序形成一介电层、一多晶硅层及一具有一第一开口的图案化光阻层，该第一开口露出该多晶硅层；以该图案化光阻层为罩幕蚀刻该导电层至露出该介电层，以在该多晶硅层形成一第二开口；去除该图案化光阻层；以该多晶硅层为罩幕蚀刻该介电层至露出该半...
【专利技术属性】
技术研发人员：李价刚，施信益，陈逸男，黄志涛，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。