半导体及其有关方法技术

制造半导体元件的一种方法，可以提高界定元件各掺杂部位和分隔各掺杂部位的精确度。形状可选择的部位由例如多晶硅组成，起界定待掺杂的一个或多个部位；在敷上掩模之前淀积到元件上。这样可以使掩膜的固定要求不那么严格，只要固定在多晶硅层的部位即可，从而达到０．１微米或更高的精确度。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体的一种制造方法。背景硅元件经常用铝作为例如基极和发射极的接点，这有以下的缺点铝的存在可能通过薄的pn结形成尖峰脉冲，从而产生短路。若采用纯铝，硅能从表面扩散到铝中，在铝接点下留下孔隙或非均匀部位。若采用铝和硅的合金，则硅能以沉淀的形式淀积在接点部位，接触电阻增大。为避免上述铝与硅直接接触时产生的缺点，通常在硅层与铝之间采用了例如TiW的阻挡层。在此情况下，必须将接点表面底下的n型和P型硅都掺杂，以达到降低接触电阻的目的。为避免n+区和P+区之间产生雪崩击穿，该两区必须分隔开。两部位分隔开的间距对元件的特性很重要。分隔的方法有好几种。一种常用的方法是通过两独立的掩蔽层注入掺杂剂。第二个掩模必须与第一个掩模对齐。对齐时产生的误差总是会在各层之间产生一些侧面误差。若元件要掺以受主杂质和施主杂质，如实际上所有半导体的情况那样，掩膜处理必须分两次进行一次是在用P杂质掺杂之前屏蔽掉不应暴露给受主杂质的各部分，另一次是在用n杂质掺杂之前屏蔽掉不应暴露给n施主杂质的各部分。此外，为真正掺杂到所要求的各部位，掩模尺寸的选定和掩模的敷设必须极其小心地进行。这里还有杂质不能完全限制在不受保护的区域的风险。美国专利说明书4,451,844介绍了一种半导体器件，用一层多晶硅覆盖住元件的有源部位制造出来。掺杂时覆盖住元件各部分使用的掩模敷在多晶硅顶上，元件通过多晶硅层进行掺杂。美国专利说明书5,451,532介绍了一种制造双极晶体管的方法，采用多晶硅层作为发射极和掩模，多晶硅层作为发射极时突出晶体管表面，另一方面与侧壁间隙一起作为对基极接点进行掺杂时的掩模，环绕发射极四周围。专利技术概述因此，本专利技术的目的是获取一种能高度精确地将半导体中的n+区和P+区分隔开的方法。本专利技术的另一目的是在n+区和P+区之间的间距极小的情况下使间距高度精确。本专利技术的另一个目的是使多晶硅区所环绕的部位面积高度精确。本专利技术还有另一个目的，即获取一种无需两个分立的掩模就可以对半导体元件的n+区和P+区进行掺杂的方法。本专利技术达到上述目的是通过这样的措施达到的在用传统的方法对元件进行掺杂之前，在元件上淀积上至少一个由一种材料或复合材料制成的形状可选定且能高度精确加以界定的部位(11’，11″)，其厚度厚到不会被掺杂剂离子所穿透的程度，以达到限定一个或多个掺杂部位的目的。使用的材料可以是多晶硅、氮化硅Si3N4或诸如TiSix、CoSix或WSix之类的硅化物，也可以是任何这些材料与/或氧化物的混合物。本专利技术的好处如下。制造过程中无需另外的掩蔽工序就可以极小间距将n+区和P+部位分隔开，精确度高于0.1微米。覆盖住多晶硅部位底下的元件的SiO2部位，其表面质优，引起漏泄电流的晶体缺陷和表面状态极少。若元件的先前处理过程包括多晶硅层的淀积工序，则本专利技术的方法比现有技术的方法可以少一道掩蔽工序。这一点尤其是在制造BiCMOS的工艺(即MOS元件和双极元件一起使用时)中特别有用。附图简介下面参看个别附图更详细地说明本专利技术。附图中附图说明图1是准备按本专利技术进行处理的硅元件一部分的横截面；图2A至2F示出了本专利技术第一实施例制造元件过程的不同阶段，元件以横截面示出；图2G示出了元件按本专利技术第一实施例处理之后准备按现行方法进一步处理的横截面；图3A至3E示出了本专利技术的第二实施例制造元件过程的各不同阶段；图3F示出了元件按本专利技术第二实施例处理之后准备按现行方法进一步处理的横截面；图4是按本专利技术的一个实施例处理得出的元件的剖面示意图；图5是按本专利技术另一个实施例处理得出的元件的剖面示意图；图6是按本专利技术又另一个实施例处理得出的元件的剖面示意图。实施例详细说明图1示出了准备按本专利技术处理的硅元件的一部分。可以看到基极部位和集电极部位的一部分。载流子衬底的第一层1可以是例如掺以某种杂质的硅层或绝缘体，其上有一层n型硅层3形成集电极部位的一部分。这里n型硅仅仅是举例而已。不言而喻，本方法同样适用于P型硅。在此情况下，这里掺以P+杂质的部位将掺以n+型杂质，反之亦然。部位5为基极部位，为覆盖住元件在基极部位的表面的受氧化部位7所限定，其掺杂类型与集电极部位3相反。第一SiO2层通过热处理在氧化氛围中氧化有关表面或用SiO2层覆盖住元件敷设到元件上。接着，多晶硅层敷到SiO2层顶部，在所举的诸实施例中，采用了多晶硅。上面说过，也可采用其它材料，例如氮化硅、硅化物或氮化物、多晶硅、硅化物和/或氧化物的混合物。图2A示出了进行上述两步骤之后硅元件的上部分。SiO2层9覆盖着元件的整个有源部位5，多晶硅层11覆盖着SiO2层9。接着，将多晶硅层11掺杂以减小其电阻，然后加以氧化，产生保护层准备进一步处理，并激活所使用的掺杂剂。接着，深腐蚀多晶硅层11和SiO2层9，但准备在下一步工序中使用的部分除外。这是通过使用本
的行家们周知的掩蔽技术将保留的部位掩蔽掉进行的。先是再次氧化元件，使元件顶面形成SiO2层，再敷上掩模。图2B示出了该阶段的元件。元件的有源部位有一个或多个部位为第一SiO2层9、多晶硅层11、第二SiO2层13和掩蔽掉该部位的物质层15所覆盖。两部分15′处理得处使其不致在第一工序过程中遭深腐蚀，从而掩蔽掉元件保留多晶硅层11的部位。图2C示出了覆盖层9，11，13，15深腐蚀之后的情况。在所选的部位，元件上覆盖有SiO2层9′，SiO2层9′上覆盖着多晶硅层11′，接着是一层SiO2层13′，然后是掩模层15′。接着，用本
的行家们周知的方法除去SiO2层13′。从图2D可以看到，得出的元件选择部位上覆盖着一层SiO2层9′和一层多晶硅层11′。表面经过氧化，得出薄薄的氧化层17，如图2E中所示。氧化层17必须薄到使掺杂剂可通过氧化层17将元件掺杂。氧化层17的厚度取决于所使用掺杂剂的类型和注入掺杂剂离子所需要的能量，一般为150-500埃。敷上界定发射极部位21的掩模之后就可以将元件掺以n+掺杂剂，形成发射极21。从图2E可以看到，掩模不必精确固定到发射极部位21上，只要固定到多晶硅层11′上表示的某部分即可。掩模19和多晶硅层11′确保只对发射极部位21掺杂。下一步骤是除去掩模19。接着，敷上新掩模23将发射极21覆盖住，如图2F中所示。可以看到，这个掩模也不必精确固定。接着，将元件掺以P+掺杂剂，使不为掩膜23、多晶硅层11′或氧化层7所覆盖的部位掺有P+杂质，从而达到限定元件有源部位的目的。接着，除去掩模23和氧化层17。当然必要时也可以除去多晶硅层。图2G示出了这时得出的元件的横截面。氧化层7限定了硅元件的P部位5。可以看到，元件有一个掺n+杂质的发射极部位21和一个环形掺P+杂质的基极部位25，两部位21和25为在此情况下呈环形的多晶硅部位11′间隔开。其余的SiO2部分21′，25′在多晶硅部位11′两侧。这些部位21′和25′都要分别掺以n+杂质和P+杂质，但这并不会影响元件的性能。按下列作法减少工艺中所需要的掩模层数可以简化上述工艺工艺的头几个步骤与附图2A至2D所示的相同。图3A示出了图2D同样的情况。载流衬底的第一层1′可以是使如掺以某种杂质的硅层或绝缘层，上面有一层n型硅层3′形成集电极部位的一部分。这里n型硅仅本文档来自技高网...

【技术保护点】
制造半导体元件的一种方法，所述半导体元件的载流衬底（１；１′）具有至少一个ｎ↑［＋］掺杂部位和／或至少一个Ｐ↑［＋］掺杂部位，其中至少一个形状可以选定的部位（１１′；１１″）由可高度精确加以界定、厚度大到不会为掺杂剂离子所穿透的材料或混合料制成，淀积在元件上起界定一个或多个掺杂部位的作用，然后经过至少一次下列一系列步骤的处理：敷上掩模层（１９，２３；３３′）以界定元件应掺杂的部位，掩模在所选形状部位（１１′；１１″）的一部分上延伸开，且厚到掺杂剂离子透不过去的程度；令 元件暴露在所要求类型的掺杂剂中；除去掩模；其特征在于，形状可选择的部位（１１′；１１″）不是有源元件经过这些步骤之后得出的部分。

【技术特征摘要】
SE 1997-3-4 9700773-61.制造半导体元件的一种方法，所述半导体元件的载流衬底(1；1′)具有至少一个n+掺杂部位和/或至少一个P+掺杂部位，其中至少一个形状可以选定的部位(11′；11″)由可高度精确加以界定、厚度大到不会为掺杂剂离子所穿透的材料或混合料制成，淀积在元件上起界定一个或多个掺杂部位的作用，然后经过至少一次下列一系列步骤的处理敷上掩模层(19，23；33′)以界定元件应掺杂的部位，掩模在所选形状部位(11′；11″)的一部分上延伸开，且厚到掺杂剂离子透不过去的程度；令元件暴露在所要求类型的掺杂剂中；除去掩模；其特征在于，形状可选择的部位(11′；11″)不是有源元件经过这些步骤之后得出的部分。2.制造半导体元件的一种方法，所述半导体元件的载流衬底(1；1′)具有至少一个n+掺杂部位和/或至少一个P+掺杂部位，其中至少一个形状可加以选择的部位(11′；11″)由可高度精确加以界定、厚度大到不会为掺杂剂离子所穿透的材料或混合料制成，淀积在元件上起界定一个或多个掺杂部位的作用，然后经过至少一次下列一系列步骤的处理敷上掩模层(19，23；33′)以界定元件应掺杂的部位，掩模在所选形状部位(11′；11″)的一部分上延伸开，且厚到掺杂剂离子透不过去的程度；令元件暴露在所要求类型的掺杂剂中；除去掩模；其特征在于，待掺杂的一个或多个部位为双极晶体管的基极和/或发射极。3.如权利要求1或2所述的方法，其特征在于，它在元件暴露在掺杂剂之后但掩模除去之前还包括下列步骤氧化元件以产生氧化层(31′)，氧化层(31′)厚到掺杂剂不能将其它完全穿透的程度；除去掩模层(33′)；将元件暴露在所要求的掺杂剂中，掺杂剂最好是与第一种掺杂剂极性相反的那一种。4.如权利要求3所述的方法，其特征在于，掩模层(33′)由Si3N4组成，淀积在元件上，然后用传统的掩蔽技术除去多余的部分。5.如权利要求1或2所述的方法...

【专利技术属性】
技术研发人员：H舍丁，A瑟德尔贝里，N厄格伦，I哈姆贝里，D奥洛夫松，K安德森，
申请(专利权)人：艾利森电话股份有限公司，
类型：发明
国别省市：SE[瑞典]