以高精度、良好均匀性和可重复性制造半导体结构的方法技术

本发明专利技术涉及一种以高精度、良好均匀性和可重复性制造半导体结构的方法。按此方法在半导体区（２）的一个表面（２１）上沉积一个薄层系统。在此薄层系统内打开至少一个窗口（３１′）后，此窗口作为掩模用于第一次选择性地加工第一半导体分区（３′）。通过掏蚀该薄层系统（Ｄ），窗口（３１′）的边缘（３１０′）大体均匀地后撤一个平均掏蚀深度（ｗ′）。此至少一个经扩大的窗口（４１′）作为掩模用于第二次选择性地加工第二半导体分区（４′）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于制造半导体结构、尤其是碳化硅半导体结构的方法。本专利技术还涉及一种相应制成的半导体结构。大功率半导体元件，例如大功率MOSFET(金属氧化物半导体场效应晶体管Metal-Oxide-Semiconductor Field Effect Transistor)，在其均匀性方面有很高的要求，因为该元件的众多称为单元的部分应当相互并联，而且每个单元应分担总电流的相同份额。在一种由硅技术制成的已公知的具有所谓横向信道区的垂直MOSET单元的结构中，所谓的信道长度通过基区横向覆盖具有反向导通型的MOSFET源区确定。为了达到较低的信道阻力，人们力求将MOSFET单元的信道长度减到最小程度。为了大批量生产具有至少大体一致特性的元件，还要求信道长度沿半导体材料制成的整个晶片至少基本均匀，并能从晶片到晶片可重现地调整。由B.J.Baliga所著的书「现代功率器件」(B.J.Baliga，Modem PowerDevices，Krieger，Publishing Comp.，1992，331-336)已知一种在硅内制造垂直MOSFET元件的自对准方法。按介绍的制造DMOS-FET(双向扩散的(double-diffused)MOSFET)的方法，在通过取向生长的n导通型硅层上首先制备MOS系统(Gate-Oxid和Gate-Elektrode)。此MOS系统按期望的方式用摄影平版印刷术进行结构化，并构成一个掩模，它具有用于随后植入硼离子的确定的单元窗口。接着涂辅助掩蔽层，它在单元窗口的中央掩蔽事先植入的p型掺杂的基区的一部分，并因而保持可接近半导体结构表面。如此修改后的掩模系统作为掩模用于另一个植入工序(通常用砷)，它确定结构的n型掺杂的源区。结构的信道长度由缓慢的施主与快速的受主不同的扩散系数决定。通过自愈过程的温度和持续时间可自对准地调整信道长度。此MOS系统通过此高温工序后不会受到损害或只受到很小的损害。在植入的掺杂物质加热自愈后在结构上涂一个绝缘氧化层。在该氧化层内，对准辅助掩模，用摄影平版印刷术打开接触窗口。最后此表面金属化。此方法在调整信道长度方面无关紧要。它在涂覆辅助掩模和打开接触窗口时只需要两个不太重要的校准工序，所以显然不能应用于半导体，因为在半导体中实际上不发生扩散，例如SiC或金刚石。在J.N.Pan等人的论文“改善电流驱动的自对准6H-SiC MOSFET”(“Self aligned 6H-SiC MOSFETs with improved current drive”J.N.Pan、J.A.Cooper、M.R.Melloch，Electronics letters，6.Juli 1995，Vol.31，Nr.14，S.1200-1201)中介绍了一种在6H晶型的碳化硅(6H-SiC)内制造横向MOSFET的方法。按此方法，在掩模平面内相邻的窗口，在取向生长的p型掺杂的6H-SiC层内部确定一个晶胞的成对的源区和漏极区，它们分别借助于植入氮离子变成n型掺杂。但因为与硅(750℃-800℃)相比，对于SiC，为了自愈和激活，植入的掺杂物质要求高得多的温度(1200℃-1500℃)，所以采用MOS系统作掩蔽是成问题的。为了不损坏MOS系统，只允许在温度最高为1200℃的情况下退火。此外，在SiC内的扩散小到可以忽略不计，所以没有与硅工艺相应的沿信道长度的自对准控制，因此不可能植入受主离子。信道长度通过在掩模内的窗口间距调整，以及栅氧化物和栅电极自对准地处于反向信道上。此方法不能应用于在其中要植入一个信道区域之类的元件中，因为这样一来或对于源极和漏极或对于信道区域必须p型掺杂。但是对于栅极损伤的自愈和受主离子的激活而言，最大允许的自愈温度为1200℃是不够的。在J.W.Palmour等人发表于“SiC及相关材料国际会议技术文摘”的论文“4H-SiC功率开关器件”(“4H-Silicon Carbide Power SwitchingDevices”，Technical digest of International conference on SiC and relatedmaterials，Kyoto，1995，S.319-322)中介绍了非平面UMOS结构的制造方法。源区通过将施主离子植入一个取向生长的p型掺杂的SiC层内来确定。通过反应性离子蚀刻(Reactive Ion Etching，RIE)，总是对准源区中央，在半导体结构的表面打开一个U形沟道。这些沟道向下一直达到设在p型掺杂的SiC层下面的n型掺杂的SiC层，并容纳栅氧化物和栅电极。信道长度由沿垂直方向p型掺杂的SiC层留在源区与n型掺杂的SiC层之间的厚度决定。在这种方法中也只设唯一的植入工序。信道长度通过氮离子的侵入深度和p型掺杂的SiC层的厚度调整。用此方法不能实现横向布置的信道区。发表于“第6届功率半导体器件及IC国际学术会议会刊”的论文“基于卵圆双植入n/n+-发射区的自对准处理生成低耗损/高稳定的IGBT”(“Alow loss/highly rugged IGBT-Generation-based on a self aligned process withdouble implanted n/n+-Emitter”，Proc.of the 6thinternational Symposium onpower semiconductor devices & ICs，Davos，1994，Seite 171-175)中介绍了在硅内用两个植入工序自对准地制造半导体结构的另一种方法。此方法的特征在于，在第一个植入工序后采用由硅工艺已知的间隔技术(SpacerTechnik)。在CVD过程中事先在掩模面内蚀刻好的窗口从其边缘出发均匀地减小一个0.4μm与0.6μm之间的确定的量。然后借助于此减小后的窗口在下一个植入工序中制造其他半导体区，它们全都分别相对于通过第一个植入工序制造的半导体区准确地自对准至0.3μm。所介绍的这种方法的缺点在于不能多次前后运用，以及借助间隔技术只允许减小窗口至最多1μm。此外，沉积法和辅助层的去除既费时又昂贵。本专利技术的目的是提供一种用于半导体结构化的自对准方法，采用这种方法可在半导体器件中调整至少两个具有不同电子特性的不同半导体区的空间结构，并具有至少与现有技术相当的精度、均匀性和可重复性；本专利技术方法除硅外也适用于其他半导体材料，尤其是碳化硅。本专利技术的目的通过权利要求1所述的特征来实现。本专利技术的制造半导体结构的方法包括下列工序a)在半导体区的表面上沉积一个由至少一种掩蔽材料构成的薄层系统；b)采用腐蚀法在薄层系统内蚀刻至少一个窗口；c)在薄层系统内的此至少一个窗口作为掩模用于第一次选择性地加工半导体区的一个分区；d)通过掏蚀过程，在薄层系统至少一个分层内至少一个窗口的边缘在层的平面内大体均匀地后撤一个相当于平均掏蚀深度的量；e)在薄层系统内此至少一个通过掏蚀扩大的窗口作为掩模用于第二次选择性地加工半导体区的另一个分区。本专利技术基于这样的认识，即，在按本专利技术选择的工序中，半导体结构应选择性地加工的全部分区通过唯一一个掩模平面彼此对准。在这一意义上说此本文档来自技高网...

【技术保护点】
一种制造半导体结构的方法，其中，ａ）由至少一个分层和至少一种掩蔽材料组成的薄层系统（Ｄ）沉积在一个半导体区（２）的表面（２１）上，ｂ）采用一种腐蚀法在薄层系统（Ｄ）内蚀刻至少一个窗口（３１′、３１″），ｃ）在薄层系统（Ｄ）内的此 至少一个窗口（３１′、３１″）作为掩模用于第一次选择性地加工半导体区（２）的一个分区（３），ｄ）通过掏蚀过程，在薄层系统（Ｄ）至少一个分层（Ｓ１）内，至少一个窗口（３１′、３１″）的边缘（３１０′）在层的平面内大体均匀地后撤一个相当于平 均掏蚀深度（＊′）的量；ｅ）在薄层系统（Ｄ内此至少一个通过掏蚀扩大的窗口（４１′、４１″）用于第二次选择性地加工半导体区（２）的另一分区（４′）。

【技术特征摘要】
DE 1997-7-31 19733068.11.一种制造半导体结构的方法，其中，a)由至少一个分层和至少一种掩蔽材料组成的薄层系统(D)沉积在一个半导体区(2)的表面(21)上，b)采用一种腐蚀法在薄层系统(D)内蚀刻至少一个窗口(31′、31″)，c)在薄层系统(D)内的此至少一个窗口(31′、31″)作为掩模用于第一次选择性地加工半导体区(2)的一个分区(3)，d)通过掏蚀过程，在薄层系统(D)至少一个分层(S1)内，至少一个窗口(31′、31″)的边缘(310′)在层的平面内大体均匀地后撤一个相当于平均掏蚀深度(w′)的量；e)在薄层系统(D内此至少一个通过掏蚀扩大的窗口(41′、41″)用于第二次选择性地加工半导体区(2)的另一分区(4′)。2.根据权利要求1所述的方法，其特征在于为了构成薄层系统，第一薄层(S1)和第二薄层(S2)前后沉积，它们由于其材料性质可选择性地腐蚀，不会侵蚀另一薄层和/或半导体区(2)。3.根据权利要求1或2所述的方法，其特征在于薄层系统(S1、S2)至少部分采用氧化材料。4.根据上述任一项权利要求所述的方法，其特征在于薄层系统(S1、S2)的至少局部掏蚀通过湿化学腐蚀进行，其中，规定的掏蚀深度额定值通过腐蚀持续时间调整。5.根据权利要求4所述的方法，其特征在于采用缓冲的氢氟酸(BHF)作为湿化学腐蚀剂。6.根据上述任一项权利要求所述的方法，其特征在于为了在薄层系统内蚀刻至少一个窗口(31′、31″)，采用一种腐蚀方法，其中，材料侵蚀基本上沿一个优选方向进行，该方向与半导体区(2)表面(21)的表面法线(ON)成一个确定的倾斜角(θ)。7.根据上述任一项权利要求所述的方法，其特征在于在薄层系统(S1、S2)腐蚀后，附加地在半导体区(2)表面(21)内蚀刻可用光学方法识别的并经得住半导体结构自愈的蚀刻边(7)。8.根据上述任一项权利要求所述的方法，其特征在于在加工半导体区(2)之前至少在该半导体区的部分表面(21)上涂散射层(8)。9.根据权利要求8所述的方法，其特征在于采用SiO2作为散射层。10.根据权利要求2至9中任一项所述的方法，其特征在于在掏蚀第一薄层(S1)之后至少部分去除第二薄层(...

【专利技术属性】
技术研发人员：德萨德彼得斯，莱因霍尔德肖纳，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]