具有多个布线层的半导体器件及其制造方法技术

具有多个布线层的半导体器件具备：第一绝缘膜；形成于该第一绝缘膜上的第一布线层；形成于上述第一布线层上的第二布线层；和设置在第一绝缘膜和所述第一布线层的上面，第二布线层中相邻布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间的低相对介电常数的第二绝缘膜。所述半导体器件的制造方法具备：形成第一层间绝缘膜；在所述第一层间绝缘膜中形成多个布线沟；通过将金属膜埋入所述布线沟中来形成多个布线；去除所述布线间的所述第一层间绝缘膜来形成埋入沟；在所述埋入沟中埋入由低介电常数材料构成的第二层间绝缘膜。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种在多层布线结构的层间绝缘膜中使用相对介电常数低的绝缘膜、特别是多孔膜的半导体器件及其制造方法。
技术介绍
作为对大规模集成电路的(LSILarge Scale Integrated circuit)动作速度产生影响的原因主要有晶体管本身动作的延迟和布线中传播的信号的传播延迟(RC延迟)这两个原因。近年来，由于半导体加工技术的进步，布线和元件细微化并高集成化，RC延迟也变得比晶体管本身的延迟显著。因此，作为该RC延迟的对策，进行了电阻率低的布线材料和相对介电常数低的绝缘膜(下面称为“低介电常数绝缘膜”)的开发。作为布线材料，最近采用了电阻率比以前使用的铝(Al)合金约低35％的铜(Cu)。由于在蚀刻Cu时需要较高的蒸气压，所以在氯化气体的蒸气压低的RIE(Reactive Ion Etching反应性离子蚀刻)法中，加工变困难，因此，为了形成布线而使用金属镶嵌法。另一方面，作为低介电常数绝缘膜，开发出了将甲基硅氧烷等具有2.5-2.8的相对介电常数的有机涂布型绝缘膜适用于多层布线加工的技术。另外，还进行了在绝缘膜中具有多个纳米单位空位的多孔绝缘膜的开发。在该多孔绝缘膜中，通过调整空位的数量，可降低绝缘膜的密度，形成相对介电常数小于2.5的多孔绝缘膜，作为多层布线结构的半导体器件的层间绝缘膜，通过使用这种多孔绝缘膜，可谋求防止布线中的RC延迟。但是，在形成多层布线结构的加工中，在将上述相对介电常数低的有机涂布型绝缘膜用作层间绝缘膜的情况下，由于在剥离抗蚀剂时使用O2气的灰化处理，存在绝缘膜恶化、且提高绝缘膜的吸湿性的危险。另外，因为低相对介电常数绝缘膜的机械强度低，所以在蚀刻加工等时存在产生裂纹的危害。另外，在将多孔绝缘膜用作层间绝缘膜的情况下，除了上述危害外，由于形成于多孔绝缘膜内的空位中含浸有蚀刻气体或药液等，所以相对介电常数可能增加，并且之后的热处理放出气体或药液成分后还会产生裂纹或膜剥离。另一方面，在包含层间绝缘膜的布线层的结构中，虽然考虑了布线层的宽度和相邻布线层之间的间隔宽度等各种图案，但布线层本身的宽度变窄，同时平面方向上设置的层间绝缘膜的宽度一般也有变窄的倾向。这就是所谓的布线结构细微化，作为随之而来的问题，布线层间的寄生电容增加，引起RC延迟。因此，提出改变布线间距离相对大的宽度宽的层间绝缘膜和布线间距离相对小的宽度窄的层间绝缘膜的相对介电常数，降低宽度窄的布线层间的寄生电容，防止信号传播速度下降并防止布线层间的串扰的各种技术。例如，在特许第2910713号公报中，公开了在布线间隔宽的区域中形成强度高耐湿性好的层间绝缘膜，在布线间隔窄的区域中形成相对介电常数低的绝缘膜的技术。另外，在特开2000-49228号中，公开了通过低介电常数的介电体来形成具有宽度宽的第一金属间区域240和宽度窄的第二金属间区域的双金属镶嵌结构中的第二金属间区域的技术。
技术实现思路
但是，任一技术中都未公开任何关于多层化布线层的不同阶层中绝缘膜的结构。在后者的现有技术中，没有涉及所谓多层化布线层的概念本身，在前者的现有技术中，尽管在图1、图5、图7等中公开了多层化的布线层，但仅公开了同一水平宽度宽的第一层间绝缘膜4和宽度窄的低介电常数绝缘膜5的制造方法，而未公开任何关于例如不同阶层的下层布线3和上层布线10各自对应的布线层间的关系、例如在同一现有实例的图1中下层的第一层间绝缘膜4和与之对应的上层第4层间绝缘膜11的形成方法及相对介电常数的关系。根据本专利技术第一方面的具有多个布线层的半导体器件是一种具有多个布线层的半导体器件，其特征在于，具备最初形成层状的第一绝缘膜；形成于该第一绝缘膜上的包含多个布线的第一布线层；形成于上述第一布线层上面或上方的包含多个布线的第二布线层；和设置在形成为平面的所述第一绝缘膜和所述第一布线层的上面，形成于所述第二布线层中相邻布线与布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间，至少所述第一布线层的布线与所述第二布线层的布线之间的部分具有比所述第一绝缘膜低的相对介电常数的第二绝缘膜。另外，根据本专利技术第二方面的具有多个布线层的半导体器件的制造方法，其特征在于，具备形成第一层间绝缘膜；在所述第一层间绝缘膜中形成多个布线沟；通过将金属膜埋入所述布线沟中来形成多个布线；将所述多个布线用作掩模，通过在蚀刻所述第一层间绝缘膜的同时去除所述布线间的所述第一层间绝缘膜来形成埋入沟；在所述埋入沟中埋入具有低介电常数的绝缘材料。另外，根据本专利技术第三方面的具有多个布线层的半导体器件的制造方法，其特征在于，具备形成第一层间绝缘膜；在所述第一层间绝缘膜中形成多个布线沟；通过将金属膜埋入所述布线沟中来形成多个布线；将所述多个布线用作掩模，通过在蚀刻所述第一层间绝缘膜的同时去除所述布线间的所述第一层间绝缘膜来形成埋入沟；通过在所述埋入沟中埋入由硅氧烷键作为主框架的树脂、将C-C键作为主框架的树脂、将C＝C键作为主框架的树脂构成的组中选择的至少一种绝缘材料，形成第二层间绝缘膜，将所述第二层间绝缘膜变换为多孔绝缘膜。另外，根据本专利技术第四方面的具有多个布线层的半导体器件的制造方法，其特征在于，具备形成第一层间绝缘膜；脱水聚合处理所述第一层间绝缘膜；在脱水聚合处理后的所述第一层间绝缘膜中形成布线沟；通过将金属膜埋入所述布线沟中来形成布线；在形成所述布线后，溶剂挥发处理脱水聚合处理后的所述第一层间绝缘膜。附图说明附图中图1(a)(b)(c)是表示本专利技术实施例1的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；图2(d)(e)是表示本专利技术实施例1的具有多个布线层的半导体器件制造方法中后续图1(c)的制造工序后半部分的剖面图；图3(a)(b)(c)是表示本专利技术实施例2的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；图4(d)(e)(f)是表示本专利技术实施例2的具有多个布线层的半导体器件制造方法中后续图3(c)的制造工序后半部分的剖面图；图5(a)(b)(c)是表示本专利技术实施例3的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图； 图6(d)(e)(f)是表示本专利技术实施例3的具有多个布线层的半导体器件制造方法中后续图5(c)的制造工序后半部分的剖面图；图7(a)(b)(c)是表示本专利技术实施例4的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；图8(d)(e)(f)是表示本专利技术实施例4的具有多个布线层的半导体器件制造方法中后续图7(c)的制造工序后半部分的剖面图；图9(a)(b)(c)是表示本专利技术实施例5的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；图10(d)(e)(f)是表示本专利技术实施例5的具有多个布线层的半导体器件制造方法中后续图9(c)的制造工序后半部分的剖面图；图11(a)(b)(c)是表示本专利技术实施例6的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；图12(d)(e)(f)是表示本专利技术实施例6的具有多个布线层的半导体器件制造方法中后续图11(c)的制造工序后半部分的剖面图；图13(a)(b)(c)是表示本专利技术实施例7的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；图14本文档来自技高网...

【技术保护点】
一种具有多个布线层的半导体器件，其特征在于，具备： 最初形成层状的第一绝缘膜； 形成于该第一绝缘膜上的包含多个布线的第一布线层； 形成于上述第一布线层上面或上方的包含多个布线的第二布线层；和 设置在形成为平面的所述第一绝缘膜和所述第一布线层的上面，形成于所述第二布线层中相邻布线与布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间，至少所述第一布线层的布线与所述第二布线层的布线之间的部分具有比所述第一绝缘膜低的相对介电常数的第二绝缘膜。

【技术特征摘要】
JP 2001-6-12 177005/20011.一种具有多个布线层的半导体器件，其特征在于，具备最初形成层状的第一绝缘膜；形成于该第一绝缘膜上的包含多个布线的第一布线层；形成于上述第一布线层上面或上方的包含多个布线的第二布线层；和设置在形成为平面的所述第一绝缘膜和所述第一布线层的上面，形成于所述第二布线层中相邻布线与布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间，至少所述第一布线层的布线与所述第二布线层的布线之间的部分具有比所述第一绝缘膜低的相对介电常数的第二绝缘膜。2.根据权利要求1所述的半导体器件，其特征在于所述第二绝缘膜由从将硅氧烷键作为主框架的树脂、将C-C键作为主框架的树脂、将C＝C键作为主框架的树脂构成的组中选择的至少一种有机涂布型绝缘膜或多孔绝缘膜形成。3.根据权利要求1所述的半导体器件，其特征在于所述第二绝缘膜具有小于2.5的相对介电常数。4.根据权利要求1所述的半导体器件，其特征在于，具备连接所述第一布线层的多个布线的一部分和所述第二布线层的多个布线的一部分、并形成于所述第二绝缘膜中的栓塞；和形成于相邻的两个所述第二布线层的多个布线之间和所述第二布线层与所述第二绝缘膜或所述栓塞之间、具有比所述第二绝缘膜低的介电常数的低介电常数绝缘膜。5.根据权利要求4所述的半导体器件，其特征在于所述低介电常数绝缘膜由从将硅氧烷键作为主框架的树脂、将C-C键作为主框架的树脂、将C＝C键作为主框架的树脂构成的组中选择的至少一种有机涂布型绝缘膜或多孔绝缘膜形成。6.根据权利要求4所述的半导体器件，其特征在于所述低介电常数绝缘膜具有小于2.5的相对介电常数。7.根据权利要求4所述的半导体器件，其特征在于在所述第二绝缘膜和所述低介电常数绝缘膜之间设置势垒膜。8.根据权利要求1所述的半导体器件，其特征在于在形成为多层的所述第一布线层和第二布线层的各自布线中，至少在构成所述第二布线层的布线的上表面中具有防止蚀刻时损坏该布线的覆盖层。9.根据权利要求8所述的半导体器件，其特征在于所述覆盖层与所述第二布线层一起埋入第二绝缘膜中。10.根据权利要求8所述的半导体器件，其特征在于，具备连接所述第一布线层的多个布线的一部分和所述第二布线层的多个布线的一部分、并形成于所述第二绝缘膜中的栓塞；和分别具有覆盖层且形成于相邻的两个所述第二布线层的多个布线之间和所述第二布线层与所述第二绝缘膜或所述栓塞之间、具有比所述第二绝缘膜低的介电常数的低介电常数绝缘膜。11.根据权利要求1所述的半导体器件，其特征在于，依次层叠地具备形成于所述第二布线层上面或上方的包含多个布线的第n-1布线层(n为大于4的整数)；设置在形成为平面的所述第二绝缘膜和所述第二布线层上面、形成于所述第n-1布线层中相邻的布线与布线之间和所述第n-1布线层中布线下侧与所述第二绝缘层和所述第二布线层之间、至少所述第二布线层的布线与所述第n-1布线层的布线之间的部分具有比所述第二绝缘膜低的相对介电常数的第n-1绝缘膜；形成于所述第n-1布线层上面或上方的包含多个布线的...

【专利技术属性】
技术研发人员：下冈义明，柴田英毅，宮岛秀史，冨冈和广，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]