半导体器件及其制造方法技术

提供一种半导体器件及其制造方法，在半导体器件的制造工艺中，电镀和ＣＭＰ已经导致增加用于形成布线的制造成本的一种问题。相应地，在其上形成掩模之后，在多孔绝缘膜中形成开口，并将含有Ａｇ的导电材料注入开口内。进一步地，通过选择性激光照射烘焙注入开口内的导电材料，形成第一导电层。随后，通过溅射，在整个表面之上形成金属膜，此后去除掩模，以便在第一导电层之上仅仅保留金属膜，由此形成由含有Ａｇ的第一导电层和第二导电层（金属膜）的叠层形成的嵌入布线层。

【技术实现步骤摘要】

本专利技术涉及一种具有集成电路的。本专利技术具体地涉及一种具有作为部件的含有嵌入布线的半导体元件的电子器件。注意，本说明书中的半导体器件是指其具有利用半导体特性工作的常规器件和设备；例如，光电器件、半导体电路和电子器件都包含在半导体器件中。
技术介绍
近年来，在半导体元件中形成包括多个布线层的多层互连线的情况下，在上层中不规则性就会更加突出，并且布线就会难于被加工。相应地，通常通过称作镶嵌工艺的布线形成技术，在布线开口诸如在绝缘膜中形成的布线沟槽或孔中嵌入布线材料。镶嵌工艺是这样一种方法，其中在绝缘膜中首先形成一个沟槽，利用金属材料覆盖整个表面(填充沟槽)，并通过CMP(化学机械抛光)等抛光整个表面，从而形成金属布线。进一步包含在金属布线之下设置用于与下层中的金属布线或半导体区接触的孔的步骤的方法被称为双镶嵌工艺。双镶嵌工艺包括这样一个步骤，在该步骤中，在形成用于与下层布线连接的孔和布线沟槽之后，淀积布线材料，通过CMP去除除了布线部分之外的布线材料。对于采用双镶嵌工艺的金属布线，通常采用通过电镀而形成的铜(Cu)。在电镀中，需要对电镀液或待施加的电场进行复杂的控制，以使铜(Cu)完全嵌入到连接通孔中。而且，难于通过采用蚀刻剂或蚀刻气体的蚀刻处理来处理铜(Cu)；因此，为了进行铜(Cu)的抛光处理，就需要一种特殊的CMP法。电镀和CMP已经导致了增加用于形成布线的制造成本的问题。而且，为了获得能够高速工作的高性能的半导体器件，未来就更加需要这样一种结构，其中对于绝缘膜除了采用具有比铜(Cu)更低电阻率的布线材料之外、采用具有更低介电常数的绝缘膜以提供布线开口。因此，本专利技术人考虑，为了获得由分别具有比铜更低电阻率的银或主要含银的合金形成的布线而采用银纳米颗粒。然而，本专利技术人却发现了以下问题，即因为用作常规层间绝缘膜的二氧化硅膜或氮化硅膜是致密的、所以与银纳米颗粒接触的区域就很小且粘接性差。而且，因为已经用作常规层间绝缘膜的二氧化硅膜(ε＝4.1～3.7)的介电常数高，因此需要一种介电常数更低的绝缘膜。
技术实现思路
鉴于上述问题而做出了本专利技术，本专利技术的目的在于，提供一种用于制造含有对于更快速度的半导体器件所必须的更低电阻率的布线和更低介电常数的层间绝缘膜的半导体器件的方法。根据本专利技术的用于制造半导体器件的方法的特征在于，形成银布线，该银布线通过层间绝缘膜中的连接孔连接到层间绝缘膜之下形成的布线。该方法包括在下层布线之上形成层间绝缘膜并形成连接到下层布线的连接孔和层间绝缘膜中的布线沟槽的步骤，并且还至少包括形成用于形成层间绝缘膜中的上层布线的布线沟槽的构图步骤；通过液滴排出法(典型地，喷墨方法)将液体导电材料(典型地，Ag)注入连接孔和布线沟槽的步骤；烘焙步骤，其中选择性烘焙注入的导电材料以形成第一导电层；以及形成覆盖第一导电层表面以防止第一导电层的导电材料扩散的第二导电层、由此形成由第一布线和第二布线的叠层形成的上层布线的步骤。因此，涉及本说明书中公开的用于制造半导体器件的方法的本专利技术的结构1，是一种用于制造具有布线层的半导体器件的方法。该方法包括以下步骤形成绝缘膜；通过选择性蚀刻在绝缘膜中形成开口(连接孔和布线沟槽)；通过液滴排出法将含有导电材料的液滴注入开口中；通过选择性激光照射，加热开口中的导电材料，由此形成嵌入在绝缘膜的开口中的第一导电层；以及形成覆盖第一导电层的上表面的第二导电层。在上述结构1中，用于防止第一导电层的导电材料扩散的作为阻挡膜的第二导电层是通过溅射法形成的含有选自W、Mo、Ti、Cr和Ta的组中的一种或多种材料的金属层。而且，优选形成阻挡膜，以在通过液滴排出法将含有导电膜的液滴注入开口(连接孔和布线沟槽)中之前防止导电材料(Ag)的扩散。涉及用于制造半导体器件的方法的本专利技术的结构2，是一种用于制造具有集成电路和布线的半导体器件的方法，该方法包括以下步骤形成绝缘膜；在绝缘膜之上形成掩模；通过选择性蚀刻在绝缘膜中形成开口(连接孔和布线沟槽)；在掩模之上和开口中形成第一导电层；通过液滴排出法将含有导电材料的液滴注入开口中；通过选择性激光照射，加热开口中的导电材料，由此形成在绝缘膜的开口中嵌入的第二导电层；在掩模和第二导电层上形成第三导电层；以及去除掩模的同时去除在该掩模之上形成的第一导电层和第三导电层，以致保留在开口之中形成的第三导电层。在上述结构2中，为了获得低介电常数的绝缘膜，优选采用多孔绝缘膜作为该绝缘膜。在本说明书中，多孔绝缘膜指具有微孔的绝缘膜、优选是选自具有≥20％且＜90％的孔隙率的无机绝缘膜、有机绝缘膜和有机-无机混合绝缘膜的膜。如果孔隙率小于该范围，就不能充分地减少介电常数。而且，孔隙率大于该孔隙率的范围，就会导致薄膜的机械强度减弱。而且，本专利技术不限于其中通过选择性激光照射烘焙导电膜的方法。涉及用于制造半导体器件的方法的本专利技术的结构3，是一种用于制造具有集成电路和布线的半导体器件的方法，该方法包括以下步骤形成绝缘膜；通过选择性蚀刻在绝缘膜中形成开口(连接孔和布线沟槽)；形成第一导电膜；通过液滴排出法将含有导电材料的液滴注入开口中或注入它的四周，由此通过烘焙形成导电膜；选择性蚀刻导电膜，由此形成第二导电层；在第二导电层之上形成第三导电膜；以及采用一个掩模来蚀刻第一导电膜和第三导电膜，由此形成第一导电层和第三导电层，其中为了在注入液滴之前减少待注入液滴的接触角，对第一导电膜的表面进行表面处理。进行了表面处理的区域就是具有小接触角的区域，该区域具有高浸润性(此后，称为高浸润区)。当接触角大时，具有流体性的液体混合物就不能够扩散且不能通过区域表面进行吸附；因此，表面就不浸润。同时，当接触角小时，具有流体性的混合物就会在表面之上扩散，并且表面浸润良好。在本专利技术中，高浸润区的接触角优选为10°或更小。作为表面处理，例如，可以使用通过光选择性提高浸润性的处理。特别地，在构图形成区周围形成具有低浸润性的材料，并施加能够分解具有低浸润性的材料的光，以便分解并去除处理区中的低浸润性的物质。由此，就能够提高待处理区域的浸润性，从而形成高浸润区。通过进行如结构3中的表面处理，当注入含有导电材料的液滴时，就能够填充连接孔和布线沟槽，以致液滴浸润并扩散。与不用表面处理而通过喷墨方法沿着连接孔和布线沟槽进行涂敷的方法相比，通过注入含有导电材料的液滴直至浸润并扩散，就能够减少涂敷工艺的处理时间(tact time)。而且，与通过在涂层上旋涂(spin-on-coating)进行涂敷的方法相比，还能够减少材料消耗。通过结构2的制造方法获得的半导体器件也包含在本专利技术中。半导体器件的结构4是一种半导体器件，该半导体器件包括集成电路；布线层；以及多孔绝缘膜，其中布线层具有一个叠层与多孔绝缘膜中形成的布线沟槽或接触孔(也称为连接孔)的底部和内壁接触的第一导电层、在第一导电层之上的第二导电层、和与第一导电层和第二导电层的上表面接触的第三导电层，第二导电层被第一导电层和第三导电层包围，并且包括多孔绝缘膜的上表面的第一表面和包括第三绝缘层的上表面的第二表面之间具有台阶部分。在结构4中，多孔绝缘膜由含有氧化硅的材料组成。本专利技术不特别限于多孔绝缘膜。结构5是一种半导体器件，该半导体器件包括集成电路；布线层；以及绝本文档来自技高网...

【技术保护点】
一种半导体器件，包括：布线层；以及具有布线沟槽和连接到所述布线沟槽的接触孔的多孔绝缘膜，其特征在于，该布线层包括：与在该多孔绝缘膜中形成的该布线沟槽和该接触孔的每一个的底部和内壁接触的第一导电层；在该 第一导电层上的第二导电层；以及与该第一导电层和该第二导电层的上表面接触的第三导电层，并且在包括该多孔绝缘膜的上表面的第一表面和包括该第三导电层的上表面的第二表面之间具有台阶部分。

【技术特征摘要】
JP 2004-11-30 2004-3478981.一种半导体器件，包括布线层；以及具有布线沟槽和连接到所述布线沟槽的接触孔的多孔绝缘膜，其特征在于，该布线层包括与在该多孔绝缘膜中形成的该布线沟槽和该接触孔的每一个的底部和内壁接触的第一导电层；在该第一导电层上的第二导电层；以及与该第一导电层和该第二导电层的上表面接触的第三导电层，并且在包括该多孔绝缘膜的上表面的第一表面和包括该第三导电层的上表面的第二表面之间具有台阶部分。2.根据权利要求1的半导体器件，其特征在于，该多孔绝缘膜由包括氧化硅的材料形成。3.根据权利要求1的半导体器件，其特征在于，该第一导电层由含有选自W、Mo、Ti、Cr和Ta中的一种或多种材料的金属材料形成。4.根据权利要求1的半导体器件，其特征在于，该第三导电层由含有选自W、Mo、Ti、Cr和Ta中的一种或多种材料的金属材料形成。5.根据权利要求1的半导体器件，其特征在于，该第二导电层由包含银的材料形成。6.根据权利要求1的半导体器件，其特征在于，该第二导电层由包含树脂的材料形成。7.根据权利要求1的半导体器件，其特征在于，该半导体器件包括控制器、CPU和存储器中的至少一种。8.根据权利要求1的半导体器件，其特征在于，所述半导体器件具有多层互连线，并且所述布线层包含于所述多层互连线中。9.根据权利要求1的半导体器件，其特征在于，在半导体衬底之上形成该布线层。10.一种半导体器件，包括布线层；以及具有布线沟槽和连接到所述布线沟槽的接触孔的绝缘膜，其特征在于，该布线层包括与在该绝缘膜中形成的该布线沟槽和该接触孔的每一个的底部和内壁接触的第一导电层；在该第一导电层上的第二导电层；以及与该第一导电层和该第二导电层的上表面接触的第三导电层，并且在包括该绝缘膜的上表面的第一表面和包括该第三导电层的上表面的第二表面之间具有台阶部分。11.根据权利要求10的半导体器件，其特征在于，该第一导电层由含有选自W、Mo、Ti、Cr和Ta中的一种或多种材料的金属材料形成。12.根据权利要求10的半导体器件，其特征在于，该第三导电层由含有选自W、Mo、Ti、Cr和Ta中的一种或多种材料的金属材料形成。13.根据权利要求10的半导体器件，其特征在于，该第二导电层由包含银的材料形成。14.根据权利要求10的半导体器件，其特征在于，该第二导电层由包含树脂的材料形成。15.根据权利要求10的半导体器件，其特征在于，该半导体器件包括控制器、CPU和存储器中的至少一种。16.根据权利要求10的半导体器件，其特征在于，所述半导体器件具有多层互连线，并且所述布线层包含于所述多层互连线中。17.根据权利要求10的半导体器件，其特征在于，在半导体衬底之上形成该布线层。18.一种用于制造包括布线层的半导体器件的方法，包括以下步骤形成绝缘膜；在该绝缘膜之上形成掩模；通过使用该掩模的蚀刻，在该绝缘膜中形成开口；在该掩模之上并在该开口中形成第一导电层；将含有导电材料的液滴注入到该开口中；选择性加热该开口中的该导电材料，形成在该绝缘膜的该开口中嵌入的第二导电层；在该掩模和该第二导电层之上形成第三导电层；以及与该掩模的去除一起，去除在该掩模之上形成的该第一导电层和该第三导电层，从而在该开口中保留所形成的部分第三导电层。19....

【专利技术属性】
技术研发人员：伊佐敏行，山崎舜平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]