互连结构及其形成方法技术

本发明专利技术提供了一种位于其中嵌有至少一个导电特征的低ｋ介质材料的表面上的硬掩模。该硬掩模包括相邻于低ｋ介质材料的密封氧化物材料的下区域和位于所述密封氧化物材料上的包括Ｓｉ、Ｃ和Ｈ原子的上区域。本发明专利技术还提供了制造本发明专利技术硬掩模的方法以及形成包括该硬掩模的互连结构的方法。

【技术实现步骤摘要】

本专利技术总体涉及集成电路(IC)，尤其涉及利用互连结构的硅基介质，包括通过大马士革方法制造的多级互连结构，其中介质是介电常数为约3.0或更低的低k介质。本专利技术描述了硅基介质的改善的可靠性，以及在这些低k介质中含有例如铜的金属布线的互连结构，通过在每个硅基介质的顶上引入致密、渐变的硬掩模而改善所述结构。本专利技术还描述了制造本专利技术硬掩模的方法以及将本专利技术硬掩模用于互连结构中的方法。
技术介绍
通常，半导体器件包括多个电路，其形成设置在单晶硅衬底上的IC。通常布线信号路径的复杂网络以连接分布在衬底表面上的电路元件。对这些信号通过器件的有效布线要求形成多级或多层互连方案，例如基于铜的双大马士革布线结构。铜基互连结构优于先前使用的Al互连，由于其有效地提供了复杂半导体芯片上的大量晶体管之间的高速信号传输。在典型的互连结构中，金属过孔垂直于硅衬底延伸，而金属布线平行于硅衬底延伸。通过将金属布线和过孔嵌入介电常数为约3.0或更低的低k介质在新的IC产品芯片中实现了更强的信号速度和减少了相邻金属布线中的信号(称为“串扰”)。所述低k介质有时被称作极低k(ULK)介质。目前，在IC芯片上形成的互连结构由至少约2到约10个布线极构成。在一类现有技术的互连结构中，在介电常数为约3.0或更低的低介电常数(k)的材料中形成结构。然而，这些现有技术的结构存在可靠性的问题。在集成，可靠性应力，或延伸使用期间，由于较差的粘性、湿气增大、以及金属衬里/金属与低k介质之间的各种应力转移，在低k介质中形成的芯片互连结构可能发生故障或变坏。该较差的质量和可靠性来自于低k介质膜和金属衬里中的缺陷，允许金属或金属离子例如Cu或Cu离子渗入介质，从而允许例如H2O或O2的氧化物质与金属反应。当引入多孔低k膜时，该问题变得严重，其中膜中存在纳米孔，以降低所述膜的介电常数。这些多孔低k膜的机械特性相比于用于随后的器件制造和封装的常规SiO2介质较弱。从而，当低k介质膜变得更多孔时，可能发生严重的级间介质膜破裂，尤其在其被暴露在湿气中时。然而，当介质膜倾向于应力破裂时，多孔低k膜的有效粘性强度下降。在集成结构中，并且当在下面的构图层上沉积覆盖介质层时，由于金属互连布线和介质之间的热失配，破裂的驱动力增大。从而，即使膜自身不含有导致破裂的足够的驱动力，在上面的覆盖介质膜中仍可能发生破裂。考虑到上述，需要通过减少低k介质的缺陷防止湿气吸收，减少破裂并改善低k介质膜的机械特性，并增强金属/低k介质互连界面的可靠性，所述缺陷通过开孔导致，并导致在随后处理步骤中的容易的湿气吸收、界面之间较差的粘性、增加的破裂力以及最后器件可靠性发生故障。
技术实现思路
本专利技术提供了可靠性得到改善的低k(k为约3.0或更低，优选低于约2.8，尤其优选低于约2.5)介质中的双或单大马士革型的后段制程(BEOL)互连结构。本专利技术的形成于低k介质中的BEOL互连结构，与常规的形成于低k介质中的BEOL互连结构相比，非常稳定，并在电场工作和可靠性应力中具有可靠的电特征，例如泄漏、金属电阻和电容。另外，本专利技术BEOL互连结构没有表现出将导致差介质击穿的分层或湿气吸收。具有上述特征的本专利技术BEOL互连结构包括位于低k介质上的改善的硬掩模，在所述介质中形成金属布线和/或过孔。本专利技术硬掩模具有渐变的C含量，包括含有Si、C、H原子和可选的O和/或N原子的上区域、以及包括其中C含量低于约10原子％的密封氧化物材料的下区域。本专利技术硬掩模的下区域位于低k介质材料的表面上。本专利技术硬掩模的下密封氧化物层较薄，在约0.5到约10nm的数量级，并用作湿气阻挡层。含有Si、C、H原子和可选的O和/或N原子的上区域用作化学机械抛光(CMP)蚀刻停止层。本专利技术硬掩模的上区域的厚度为从约5到约100nm。具体，宽泛地描述，本专利技术的互连结构包括低k介质材料，具有约3.0或更小的介电常数，并具有嵌入其中的至少一个导电特征；以及硬掩模，位于所述低k介质材料的表面上，所述硬掩模包括相邻于所述低k介质材料的密封氧化物材料的下区域和位于所述密封氧化物材料上的包括Si、C和H原子的上区域。在本专利技术的一些实施例中，所述上区域还可以包括O、N或O和N的混合物。除了上述BEOL互连结构，本专利技术还提供了制造硬掩模的方法，其可以被集成到BEOL处理中，以提供上述本专利技术互连结构。尤其是，本专利技术方法包括以下步骤在衬底表面上形成低k介质材料，其具有约3.0或更小的介电常数；在所述低k介质材料的表面上形成硬掩模，所述硬掩模包括相邻于所述低k介质材料的密封氧化物材料的下区域和位于所述密封氧化物材料上的包括Si、C和H原子的上区域；在所述硬掩模和部分所述低k介质材料中提供至少一个开口；在所述开口中形成衬里；以及用导电材料填充所述开口。附图说明图1A-1E(通过截面图)示出了在本专利技术中用于制造具有改善的可靠性的BEOL互连结构的基本处理步骤；图2A和2B示出了从OMCATS前体形成的本专利技术硬掩模的击穿数据和泄漏数据； 图3是从OMCATS前体形成的本专利技术硬掩模的FTIR谱；图4是本专利技术OMCATS硬掩模的Auger谱。具体实施例方式下面将通过参考伴随本申请的附图更详细地描述本专利技术，其中提供了具有改善的可靠性的BEOL互连结构以及制造其的方法。注意，在图1A-1E中示出本专利技术的基本处理步骤的附图只是用于说明，从而没有按比例绘制。首先参考图1A，其中示出了在衬底10的表面上形成低k介质材料12后的结构。术语“衬底”在结合衬底10使用时包括半导电材料、绝缘材料、导电材料或包括多层结构的其任意组合。从而，例如，衬底10可以是例如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP以及其它III/V或II/VI化合物半导体的半导电材料。半导体衬底10还可以包括叠层衬底，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)。当衬底10是绝缘材料时，绝缘材料可以是有机绝缘体、无机绝缘体或包括多层的其组合。当衬底10是导体材料时，衬底10可以包括例如多晶硅、元素金属、元素金属的合金、金属硅化物、金属氮化物以及包括多层的其组合。在一些实施例中，衬底10包括半导电材料和绝缘材料的组合、半导电材料和导电材料的组合或者半导电材料、绝缘材料以及导电材料的组合。当衬底10包括半导体材料时，可以在其上制造一种或多种半导体器件，例如互补金属氧化物半导体(CMOS)器件。为了清楚，在本申请的附图中未示出所述一种或多种半导体器件。低k介质材料12可以包括介电常数为约3.0或更小的任何介质材料。优选，低k介质材料12的介电常数低于约2.8，尤其优选的是，其介电常数低于约2.5。低k介质材料12可以是多孔的或无孔的。当采用多孔介质膜时，其介电常数低于无孔的相同的介质膜。优选，低k介质材料12是多孔材料。可以用于本专利技术的低k介质的实例包括但不限于含硅材料，例如Si、C、O和H的复合物(SiCOH)，以及所谓的掺碳氧化物(CDO)或有机硅玻璃(OSG)。另一个低k介质的实例为热固性聚亚芳基醚。术语“聚亚芳基”用在这里表示芳基部分或惰性取代的芳基部分，其通过键、稠合环或例如氧、硫、砜、亚砜、羰基等的惰性连接基团连接在一起。通常利用等离子体增强化学气相本文档来自技高网...

【技术保护点】
一种互连结构，包括：低ｋ介质材料，具有约３．０或更小的介电常数，并具有嵌入其中的至少一个导电特征；以及硬掩模，位于所述低ｋ介质材料的表面上，所述硬掩模包括相邻于所述低ｋ介质材料的密封氧化物材料的下区域和位于所述密封氧化物材料 上的包括Ｓｉ、Ｃ和Ｈ原子的上区域。

【技术特征摘要】
US 2004-11-4 10/981,2331.一种互连结构，包括低k介质材料，具有约3.0或更小的介电常数，并具有嵌入其中的至少一个导电特征；以及硬掩模，位于所述低k介质材料的表面上，所述硬掩模包括相邻于所述低k介质材料的密封氧化物材料的下区域和位于所述密封氧化物材料上的包括Si、C和H原子的上区域。2.根据权利要求1的互连结构，其中所述硬掩模具有渐变的C含量，所述含量在由所述低k介质材料形成的界面上较低，并从所述界面随距离增大。3.根据权利要求1的互连结构，其中所述硬掩模的密度在1.0gm/cm3和1.9gm/cm3之间。4.根据权利要求1的互连结构，其中所述硬掩模的所述上区域还包括O原子、N原子或O和N原子的组合。5.根据权利要求1的互连结构，其中所述低k介质材料包括SiCOH介质或热固性聚亚芳基醚，并且是多孔的或者无孔的。6.根据权利要求1的互连结构，其中所述至少一个导电特征包括过孔、布线或其组合。7.根据权利要求1的互连结构，其中所述至少一个导电特征包括多晶Si、导电金属、包括至少一种导电金属的合金、导电金属硅化物或其组合。8.根据权利要求1的互连结构，其中所述至少一个导电特征包括Cu。9.根据权利要求1的互连结构，其中所述硬掩模的所述下区域的C含量小于约10原子％。10.根据权利要求1的互连结构，其中所述硬掩模的所述下区域的厚度为从约0.5到约10nm。11.根据权利要求1的互连结构，其中所述硬掩模的所述上区域的厚度为从约5到约100nm。12.根据权利要求1的互连结构，还包括位于所述至少一个导电特征和所述低k介质材料之间的至少一个衬里。13.根据权利要求12的互连结构，其中所述至少一个衬里包括Ta、Ti、W、Ru、TaN、TiN、WN、TiNSi或其组合和多层。14.根据权利要求1的互连结构，还包括在所述硬掩模上的至少一个另外的低k介质材料，每个另外的低k介质材料的介电常数为约3.0或更小，并且具有嵌入其中的至少一个导电特征，其中每个所述另外的低k介质材料被硬掩模隔开，所述硬掩模包括相邻于所述低k介质材料的密封氧化物材料的下区域和位于所述密封氧化物材料上的包括Si、C和H原子的上区域。15.一种硬掩模，其包括密封氧化物材料的下区域和位于所述密封氧化物材料上的包括Si、C和H原子的上区域，所述硬掩模具有渐变的C...

【专利技术属性】
技术研发人员：SV源，M莱恩，SM盖茨，刘小虎，VJ麦加海伊，SC梅赫塔，TM肖，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]