半导体器件及其制造方法技术

本发明专利技术的半导体器件是具有互相相向的第１主面及第２主面的半导体衬底和在第１主面侧具有绝缘栅结构而且在第１主面与第２主面之间流过主电流的功率器件，半导体衬底的厚度（ｔ＃－［１］）为５０μｍ以上、２５０μｍ以下，而且在第１主面上具备实现低导通电压化及高击穿容量的绝缘栅型ＭＯＳ晶体管结构。由此，能够实现低导通电压化、确保击穿容量、以及降低在高电压侧的开关损耗。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，涉及在半导体衬底的薄膜化中的半导体衬底背面的集电极结构及其制造方法。
技术介绍
在控制超过数百V电压的高耐压半导体器件的领域中，由于它所处理的电流也很大，因此，要求抑制发热，即抑制损耗的器件特性。还有，作为控制那些电压·电流的栅极的驱动方式，希望是驱动电路小，在驱动电路处的损耗小的电压驱动元件。近年来，由于上述的理由，作为在该领域能够用电压驱动、损耗小的器件，绝缘栅双极晶体管，即IGBT正成为主流。该IGBT的结构在降低MOS(金属-氧化物-半导体)晶体管的漏的杂质浓度、保持耐压的同时，为了降低漏电阻采用了能够将漏侧看作二极管的结构。在这样的IGBT中，为了使二极管进行双极工作，在本申请中，将IGBT的MOS晶体管的源称为发射极，将漏侧称为集电极侧。在作为电压驱动元件的IGBT中，一般是在集电极与发射极之间施加数百V的电压，该电压由±数V～数十V的栅极电压控制。还有，IGBT大多是作为倒相器使用，当栅极处于导通状态时，虽然集电极·发射极间的电压较低，但有大电流流过，当栅极处于断开的状态时，虽然没有电流流过，但集电极·发射极间的电压增高。通常，由于是在上述模式下进行本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于： 具备： 具有互相相向的第１主面及第２主面的半导体衬底；以及 包含在上述第１主面侧具有绝缘栅结构、而且在上述第１主面与上述第２主面之间流过主电流的绝缘栅型场效应晶体管部的元件， 上述半导体衬底的厚度为５０μｍ以上、２５０μｍ以下。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其特征在于具备具有互相相向的第1主面及第2主面的半导体衬底；以及包含在上述第1主面侧具有绝缘栅结构、而且在上述第1主面与上述第2主面之间流过主电流的绝缘栅型场效应晶体管部的元件，上述半导体衬底的厚度为50μm以上、250μm以下。2.如权利要求1所述的半导体器件，其特征在于上述绝缘栅型场效应晶体管部具有第1导电型的源扩散层(3)和漏扩散层(1)，上述第1导电型的源扩散层(3)形成在上述第1主面上，而且夹持第2导电型的体区(2)与上述漏扩散层(1)相向。3.如权利要求2所述的半导体器件，其特征在于还具备形成在上述第2主面上的第2导电型的杂质扩散层(8)，上述杂质扩散层(8)在上述第2主面的杂质表面浓度为5×1015cm-3以上。4.如权利要求3所述的半导体器件，其特征在于上述杂质扩散层(8)距上述第2主面的扩散深度为1μm以下。5.如权利要求3所述的半导体器件，其特征在于在上述杂质扩散层(8)中的杂质激活率为50％以下。6.如权利要求3所述的半导体器件，其特征在于上述杂质扩散层(8)和上述漏扩散层(1)构成pn结，上述漏扩散层(1)在与上述杂质扩散层(8)连接的区域具有第1导电型的第1高浓度区(7)，上述第1高浓度区(7)具有上述杂质扩散层(8)的杂质浓度峰值以下浓度的杂质浓度峰值。7.如权利要求6所述的半导体器件，其特征在于上述第1高浓度区(7)位于距上述第2主面2μm以下的深度范围内。8.如权利要求1所述的半导体器件，其特征在于在上述半导体衬底的上述第1主面上形成栅极用沟槽(1a)，上述绝缘栅型场效应晶体管部的栅电极(5a)被埋入上述栅极用沟槽(1a)内，上述栅电极(5a)的上表面从上述栅极用沟槽(1a)内突出。9.如权利要求1所述的半导体器件，其特征在于在上述半导体衬底的上述第1主面上形成栅极用沟槽(1a)，上述绝缘栅型场效应晶体管部的栅电极(5a)被埋入上述栅极用沟槽(1a)内，上述栅电极(5a)的上表面后退到靠上述第1主面的上述第2主面侧。10.如权利要求1所述的半导体器件，其特征在于在上述第1主面侧还具备与上述源扩散层(3)电连接的源侧电极(11)。11.如权利要求10所述的半导体器件，其特征在于上述半导体衬底在上述第1主面上具有源侧电极用沟槽(1b)，与上述源侧电极(11)电连接的导电层(5b)被埋入上述源侧电极用沟槽(1b)内。12.如权利要求11所述的半导体器件，其特征在于设置多个上述源侧电极用沟槽(1b)，填埋多个上述源侧电极用沟槽(1b)的上述导电层(5b)的每一导电层由单一的层一体化形成。13.如权利要求10所述的半导体器件，其特征在于上述源侧电极(11)形成在没有设置沟槽的上述第1主面上，在没有设置上述沟槽的上述第1主面上设置第2导电型的第2高浓度区(6)，以便与上述源侧电极(11)电连接。14.一种半导体器件，其特征在于具备具有互相相向的第1主面及第2主面的半导体衬底；以及包含在上述第1主面侧具有绝缘栅结构、而且在上述第1主面与上述第2主面之间流过主电流的绝缘栅型场效应晶体管部的元件，上述元件具有形成在上述第2主面上的杂质激活率为50％以下的杂质扩散层(8)。15.如权利要求14所述的半导体器件，其特征在于在上述杂质扩散层(8)的上述第2主面上的杂质表面浓度为5×1015cm-3以上。16.如权利要求14所述的半导体器件，其特征在于距上述杂质扩散层(8)的上述第2主面的扩散深度为1μm以下。17.如权利要求14所述的半导体器件，其特征在于上述杂质扩散层(8)和上述绝缘栅型场效应晶体管部的漏扩散层(1)构成pn结，上述漏扩散层(1)在与上述杂质扩散层(8)连接的区域具有第1导电型的第1高浓度区(7)，上述第1高浓度区(7)具有上述杂质扩散层(8)的杂质浓度峰值以下浓度的杂质浓度峰值。18.如权利要求17所述的半导体器件，其特征在于上述第1高浓度区(7)位于距上述第2主面2μm以下深度的范围内。19.如权利要求14所述的半导体器件，其特征在于在上述半导体衬底的上述第1主面上形成栅极用沟槽(1a)，上述绝缘栅型场效应晶体管部的栅电极(5a)被埋入上述栅极用沟槽(1a)内，上述...

【专利技术属性】
技术研发人员：中村勝光，楠茂，中村秀城，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]