制造半导体基质的方法技术

一种制造半导体基质的方法，其包括形成具有相对高的Ｇｅ含量的ＳｉＧｅ层的方法，其包括制备硅基质；沉积ＳｉＧｅ层至厚度约１００ｎｍ－５００ｎｍ，其中ＳｉＧｅ层的Ｇｅ含量以摩尔分数计算等于或者大于２２％；以大约１.１０＃＋［１６］ｃｍ＃＋［－２］－５.１０＃＋［１６］ｃｍ＃＋［－２］的剂量和大约２０ｋｅＶ－４５ｋｅＶ的能量，把Ｈ＃＋［＋］离子注入到ＳｉＧｅ层；在惰性气氛下，在约６５０℃－９５０℃热退火硅基质和ＳｉＧｅ层３０秒钟到３０分钟，以松弛ＳｉＧｅ层；和在松弛的ＳｉＧｅ层上沉积一层厚度约５ｎｍ－３０ｎｍ的张力—应变的硅层。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
相关申请本申请涉及于2000年4月3日提交的、序列号为09/541,255的“在Si上形成厚松弛的SiGe层的方法”，和于2001年2月13日提交的、序列号为09/783,817的“降低Si1-xGexCMOS漏泻电流的方法”。在厚Si1-xGex层中，通过形成错配位错，应变(应力)被塑性地松弛，R.Hull等，Nucleation of misfit dislocations in strained-layer epitaxy in theGexSi1-x/Si system，J.Vac Sci.Technol.，A7，2580，1989；Houghton，Strainrelaxation kinetics in Si1-xGex/Si heterostructures，J.Appl.Phys.，70，2136，1991；Wickenhauser等.，Determination of the activation energy for theheterogeneous nucleation of misfit dislocations in Si1-xGex/Si deposited本文档来自技高网...

【技术保护点】
一种制造半导体基质的方法，其包括形成具有相对高的Ｇｅ含量的ＳｉＧｅ层的方法，包括： 制备硅基质； 沉积ＳｉＧｅ层至厚度为约１００ｎｍ－５００ｎｍ，其中ＳｉＧｅ层的Ｇｅ含量以摩尔分数计算等于或者大于２２％； 以大约１.１０↑［１６］ｃｍ↑［－２］－５.１０↑［１６］ｃｍ↑［－２］的剂量和大约２０ｋｅＶ－４５ｋｅＶ的能量，把Ｈ↑［＋］离子注入到ＳｉＧｅ层； 在惰性气氛下，在约６５０℃－９５０℃热退火硅基质和ＳｉＧｅ层约３０秒钟到３０分钟，以松弛ＳｉＧｅ层；和 在松弛的ＳｉＧｅ层上沉积一层厚度约５ｎｍ－３０ｎｍ的张力－应变的硅层。

【技术特征摘要】
US 2002-1-31 10/062,3191.一种制造半导体基质的方法，其包括形成具有相对高的Ge含量的SiGe层的方法，包括制备硅基质；沉积SiGe层至厚度为约100nm-500nm，其中SiGe层的Ge含量以摩尔分数计算等于或者大于22％；以大约1·1016cm-2-5·1016cm-2的剂量和大约20keV-45keV的能量，把H+离子注入到SiGe层；在惰性气氛下，在约650℃-950℃热退火硅基质和SiGe层约30秒钟到30分钟，以松弛SiGe层；和在松弛的SiGe层上沉积一层厚度约5nm-30nm的张力-应变的硅层。2.根据权利要求1的方法，其中所述的沉积SiGe层包括在温度大约400℃-600℃之间沉积SiGe层。3.根据权利要求1的方法，其还包括在所述的注入前，在SiGe层上沉积一层厚度为大约50-300的氧化硅层。4.根据权利要求1的方法，其还包括在所述的热退火之后，在松弛的SiGe层上沉积一层厚度为大约100nm的松弛的SiGe层。5.根据权利要求1的方法，其中所述的热退火在氩气气氛下进行。6.一种制造半导体基质的方法，其包括形成具有相对高的Ge含量的SiGe层的方法，包括制备硅基质，其中的硅基质来自由块硅和SIMOX组成的基质组；沉积SiGe层至厚度为约100nm-500nm，其中SiGe层的Ge含量以摩尔分数计算等于或者大于25％，而且所述的沉积在大约400℃-600℃的温度范围内进行；以大约1·1016cm-2-5·1016cm-2的剂量，和大约20keV-45keV的能量，将H+离子注入到SiGe层；在氩气气氛下，在约650℃-95...

【专利技术属性】
技术研发人员：马哲申，道格拉斯詹姆斯特威滕，许胜籘，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]