基准电压电路和电子器件制造技术

提供一种基准电压电路，其中减小了用于基准电压电路的电压的差异，使得相应的输出电压的差异变小。耗尽型ＭＯＳ晶体管（３，６）分别串行连接两个ＥＤ型基准电压电路中的耗尽型ＭＯＳ晶体管（１，４）的漏极。串行连接的耗尽型ＭＯＳ晶体管（３，６）中的一个晶体管的栅极连接另一个ＭＯＳ晶体管的源极，所述另一个ＭＯＳ晶体管的栅极连接所述一个ＭＯＳ晶体管的源极。这样，用于相应的ＥＤ型基准电压电路的电压的差异被减小，使得相应的输出电压的差异变小。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于输出恒定基准电压的半导体器件。关于该电路的结构，有相同导电类型的耗尽型MOS晶体管1的源极和增强型MOS晶体管2的漏极相互串行连接。耗尽型MOS晶体管1的源极和栅极相互连接。增强型MOS晶体管2的漏极和栅极相互连接。高电压供应端子100连接耗尽型MOS晶体管1的漏极。低电压供应端子101连接增强型MOS晶体管2的源极。输出端子110连接上述两个MOS晶体管的连接点。以下，这种电路被称为ED型基准电压电路。终端100被当做ED型基准电压电路的高电压供应端子。基准电压电路应该在任何电压的情况下都能理想的输出恒定电压。然而，实际上，输出的电压是根据提供的电压而变化的。这样，就有这么一种情况需要增加用于保持提供给ED型基准电压电路的电压恒定的渥尔曼放大电路(cascode circuit)。图3示出了带有渥尔曼(cascode circuit)放大电路的ED型基准电压电路的一个例子，渥尔曼放大电路(cascode circuit)用来在ED型基准电压电路的高电压供应端子112和高电压供应端子100之间保持提供给ED型基准电压电路的电压恒定。ED型基准电压电路的高电本文档来自技高网...

【技术保护点】
一种基准电压电路，其包括：一个第一电压终端；一个第二电压终端；一个与第一电压终端和第二电压终端连接的第一ＥＤ型基准电压电路；一个与第一电压终端和第一ＥＤ型基准电压电路连接的第一耗尽型ＭＯＳ晶体管；一个与第一电压终端和第二电压终端连接的第二ＥＤ型基准电压电路；和一个与第一电压终端和第二ＥＤ型基准电压电路连接的第二耗尽型ＭＯＳ晶体管，其中：第一耗尽型ＭＯＳ晶体管的栅极连接第二ＥＤ型基准电压电路和第二耗尽型ＭＯＳ晶体管之间的电位，和第二耗尽型ＭＯＳ晶体管的栅极连接第一ＥＤ型基准电压电路和第一耗尽型ＭＯＳ晶体管之间的电位。

【技术特征摘要】
JP 2002-1-29 20624/02;JP 2002-12-4 352220/021.一种基准电压电路，其包括一个第一电压终端；一个第二电压终端；一个与第一电压终端和第二电压终端连接的第一ED型基准电压电路；一个与第一电压终端和第一ED型基准电压电路连接的第一耗尽型MOS晶体管；一个与第一电压终端和第二电压终端连接的第二ED型基准电压电路；和一个与第一电压终端和第二ED型基准电压电路连接的第二耗尽型MOS晶体管，其中第一耗尽型MOS晶体管的栅极连接第二ED型基准电压电路和第二耗尽型MOS晶体管之间的电位，和第二耗尽型MOS晶体管的栅极连接第一ED型基准电压电路和第一耗尽型MOS晶体管之间的电位。2.根据权利要求1的基准电压电路，其中第一和第二ED型基准电压电路分别包括相互串行连接的一个耗尽型MOS晶体管和一个增强型MOS晶体管，和该耗尽型MOS晶体管的栅极与该增强型MOS晶体管的栅极连接，并且在该耗尽型MOS晶体管与该增强型MOS晶体管的连接点上的电压是输出电压。3.一种基准电压电路，其包括n(2≤n≤N)-ED型基准电压电路的每一个包括一个增强型MOS晶体管和一个耗尽型MOS晶体管，耗尽型MOS晶体管的源极和增强型MOS晶体管的漏极串行连接，这两个晶体管连接在第一电压终端和第二电压终端之间，增强型...

【专利技术属性】
技术研发人员：中下贵雄，福井厚夫，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]