改进的氟掺杂二氧化硅薄膜制造技术

本发明专利技术是一种介质薄膜及其制作方法。本发明专利技术的介质薄膜包括硅、氧、氟和氮，其中层间介质包括０．０１％－０．１％粒子的氮。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
1.专利
本专利技术涉及半导体集成电路生产领域，更具体所，涉及一种包含硅氧化物的氟掺杂氮介质薄膜。2.相关技术描述随着为制造集成度越来越高的集成电路而不断减小器件的形体尺寸，芯片上金属线之间的阻容(RC)延时及相互干扰已经成为实现高速度电路的主要限制。减少RC延时和相互干扰的方法之一是利用低介电常数的金属间介质。氟掺杂二氧化硅(SiO2)由于其的低介电常数和易于集成为通用的互联方式而被建议用作一种金属间电介质。目前，为了满足亚微米级工艺的空隙填充要求而形成氟掺杂SiO2层的方法是利用高密度的等离子体。在这样的工艺中，硅和氟的混合气体、氧气和氩被充入等离子体室。氩被添加到高密度的等离子体室中，以获得高溅蚀密度和良好的空隙填充。然而，已经发现氩作为一种溅蚀气体使用会导致氟掺杂SiO2薄膜的不稳定，并表现出粘着性差。已经发现氩和不稳定氟类物质(species)会陷入间隙位置，从而当氩和氟类物质在温度升高时从氟掺杂SiO2薄膜中还原出来时，导致薄膜附着问题。专利技术概述本专利技术是一种介质薄膜，包括硅、氧、氟和氮，其中介质薄膜包括0.01％-0.1％微粒的氮。附图简述附图说明图1是说明半导体基片的横剖面图，包括含有硅氧化物薄膜的氟掺杂氮。图2是说明高密度等离子体反应器的俯视图，可以用来沉积含有本专利技术的硅氧化物薄膜的氟掺杂氮。图3是说明表示在图1所示基片上形成含有本专利技术的硅氧化物薄膜的氟掺杂氮的横剖面图。图4是说明在图3所示基片上平面化和形成通道口的横剖面图。图5是说明用导电材料填充图4所示基片上通道口的横剖面图。图6是说明在图5所示基片上形成第二金属层的横剖面图。专利技术详述本专利技术是一种低介电常数薄膜及其制作方法。在下面的描述中，陈述很多具体细节，以提供对本专利技术全面的理解。应当理解的是这些具体细节仅仅是对本专利技术实施例的说明性描述，而不必作为一种限制。此外，在其它方面，对众所周知的半导体制作工艺和材料没有做具体细节的描述，使得本专利技术不至于模糊不清。本专利技术是关于一种包含硅氧化物介质的低介电常数氟掺杂氮及其制作方法。本专利技术的电介质非常适合在半导体集成电路制作中作为金属间电介质。本专利技术的电介质薄膜包括硅、氧、粉糖剂和氮。介质薄膜包括大约33％微粒的硅，0.01％～0.1％微粒的氮，3％～10％微粒的氟，其余的是氧。本专利技术的介质薄膜表现出小于4.0的介电常数，典型的范围是3.2～3.7。介质薄膜可以通过使用生产气体混合物的高密度等离子体(HDP)处理而形成，所述生产气体混合物包括硅合和氟的化合物，如SiF4，、含氧气体如含O2、以及含氮气体如N2。在HDP处理中利用含氮气体如氮气N2作为溅蚀气体，可以把氮结合到氟掺杂的硅氧化薄膜中，从而通过降低吸湿力来提高薄膜的稳定性。此外，由于金属和结合到薄膜中的氮之间的相互作用，薄膜很好地附着在金属上。同时，由于薄膜可以通过高密度等离子体处理来形成，所以它可以填充高纵横比的空隙或者缺口。包含本专利技术的二氧化硅薄膜的氟掺杂氮非常适在半导体集成电路制作中用作金属间介质。在为半导体器件制作金属间介质的过程中提供一种基片，如图1所示基片100。基片100是部分制造完成的集成电路，包括多个有源器件102，如金属氧化物半导体(MOS)晶体管。一个MOS器件102包括在单晶硅基片106上形成的一对源极/漏极区域104，还包括在该硅基片106上形成的栅极隔离层108和在栅极介质108上形成的栅极电极110。在硅基片106上形成场隔离区域112以隔离紧邻的MOS晶体管。金属触点114，比如可能包括也可能不包括阻挡层金属的钨触点，通过电介质113在金属化的第一层的金属线116和下层的MOS器件之间提供导电连结。本专利技术描述了关于为了把金属薄膜第一层(如金属1)的金属互连线116从金属薄膜第二层(如金属2)中隔离出来而在基片100上形成金属间介质。应当理解的是本专利技术同样适用于金属薄膜其它层间的隔离，如金属2和金属3之间，金属3和金属4之间等。由于本专利技术金属间介质具有良好的空隙填充特性，所以本专利技术可以用来形成金属线102之间的小空隙118之间的介质。这样，可以将金属线或特性用最小设计规则分离，从而使得可以制作高密度集成电路。本专利技术的低K介质薄膜可以用来填充宽度小于0.25μm和纵横比大到3∶1的空隙(纵横比＝高∶宽)。应当理解本专利技术的方法可以用来在其它类型半导体基片上沉积介质薄膜，例如在制作存贮器件如DRAM和EEPROM或其它类型的逻辑器件如EPGA器件和ASCIC器件中所使用的半导体基片上沉积介质薄膜，也可以使用在其它类型的基片上，如用于平面面板显示基片。本专利技术中的一种实施例中，在一个高密度等离子体反应器中形成包含本专利技术的硅氧化物薄膜的低介电常数的氟掺杂氮。这种反应器的一个实例是图2所示的LAM研究公司EPIC ECR等离子体CVD反应器。另外一个合适的HDP反应器的实例是LAM DSM9900反应器。图2所示的高密度等离子体反应器200包括一个等离子体发生室202，它从微波发生源204接收微波(2.45GHz)。等离子体室202周围是ECR磁体206。通过气体入口208提供包括硅-氟化合物如SiF4，、含氧气体如O2、和含氮气体如N2的生产气体混合物给等离子体室202，在该离子体室202中，这些气体混合物暴露在微波下以产生等离子体。高密度等离子体反应器200包括一个位于加工室区域212的硅片夹盘210。该硅片或基片通过高能离子轰击(等离子体加热)而被加热。夹盘和基片的温度由后面的氦冷却来控制。真空源214，如涡轮分子泵，连接到加工室212，使得室中的压力在沉积时可以减小到大气压之下，如1.0～10毫托。硅片央盘210可以接收RF偏置去激活离子轰击，这样会产生更好的蚀刻，从而使其具有填充高纵横比缺口的能力而不会虚填。此外，辅助整形磁体216可放在硅片夹盘210的下面以便帮助提取和导引离子到硅片表面。为了在HDP反应器200中沉积包含二氧化硅薄膜的氟掺杂氮，根据本专利技术，将基片，如图1所示的基片100，放置在加工室216中的夹盘210的上表面。然后室212中的总压力减小到1.0-10毫托，优选地在1.0～5毫托之间，理想值为2毫托。在维持该沉积压力时，包括硅-氟化合物、含氧气体、和含氮气体的生产气体混和物被送入到等离子体室。在本专利技术的优选实施例中，硅-氟化合物是四氟化硅(SiF4)，然而，如SiH2F2这样的其它的硅氟化物也可以使用。在本专利技术的优选实施例中，含氧气体是O2，然而，如N2O这样的其它的含氧气体也可以使用。在本专利技术的优选实施例中，含氮气体是N2，然而，如N2O这样的其它的含氮气体也能使用。生产气体混和物在等离子体室202中暴露在微波下，在等离子体室202中，含氧气体分裂来提供氧基，硅-氟化合物分裂来提供硅-氟基，含氮气体分裂来提供氮基。1500-2000瓦特之间的微波能量可以用于发离生产气体。然后，硅氟基和氧基给合形成掺杂氟的二氧化硅薄膜。此外，因为氮(N2)包括在生产气体混和物中，所以会形成氮基，并被结合到薄膜中。通过基的高能离子轰击基片可以加热基片。在沉积过程中基片温度通过背后冷却维持在300-450℃，优选温度为大约400℃。生产气体混合物持续地被送入沉积室，总压力和温度一直维持，本文档来自技高网...

【技术保护点】
一种层间电介质，所述的层间电介质包括： 硅－氧－氟－和氮，其中所述的层间电介质包括０．０１％－０．１％粒子的氮。

【技术特征摘要】
US 1999-11-30 09/451,4641.一种层间电介质，所述的层间电介质包括硅-氧-氟-和氮，其中所述的层间电介质包括0.01％-0.1％粒子的氮。2.权利要求1的层间电介质，其中所述的层间电介质包括3％-10％粒子的氟。3.一种集成电路，所述的集成电路包括一个基片；在所述底基片之上形成的模式化金属层；和在所述的模式化金属层之上形成的层间电介质，其中所述的层间电介质包括硅、氧、氟和氮，且其中所述的层间电介质包括0.010％-0.10％粒子的氮。4.权利要求3的集成电路，其中所述的层间电介质包括3％-10％粒子的氟。5.一种形成集成电路的方法，包括步骤在基片上形成模式化的金属层；在所述的模式化金属层上形成含有大约0.01％-0.10％粒子的氮的硅氧化物氮化物氟化物薄膜。6.权利要求5的方法，其中所述的硅氧化物氮化物氟化物薄膜有大约3％-10％粒子的氟。7.一种形成氟-硅-氧化氮薄膜的方法，包括给沉积室提供硅氟化合物；给所述的沉积室提供含氧气体；给所述的沉积室提供含氮气体；和由所述的硅氟化合物、所述的含氧气体、所述的含氮气体形成氟-硅-氧化物薄膜。8.权利要求7的方法，其中所述的硅氟化合物是SiF4。9.权利要求7的方法，其中所述的含氧气体是O2。10.权利要求7的方法，其中所述的含氮气体是N2。11.权利要求7的方法，其中所述的沉积室是高密度的等离子体室。12.权利要求7的方法，其中所述的基片在形成所述的氟-硅-氧化物薄膜时，被加热到300度-450度的温度。13.权利要求7的方法，其中所述的沉积室在形成所述的氟-硅-氧化物薄膜时，维持1.0-10毫托的压力。14.权利要求7的方法...

【专利技术属性】
技术研发人员：CH蔡，J布姆加纳，T维尔克，M波斯特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]