具有双栅极氧化层的混合模拟组件电容器的制造方法技术

本发明专利技术公开一种具有双栅极氧化层的混合模拟组件电容器的制造方法，其是在一半导体基底中先形成有浅沟渠隔离结构，然后再以两次多晶硅层沉积来同时形成不同厚度的双栅极氧化层与电容器的上、下电极；于形成电容器结构的后，接着在半导体基底中依序形成轻掺杂源／漏极区域、栅极间硅壁及重掺杂源／漏极区域，以完成晶体管结构的制作。本发明专利技术具有制程简单，且不需任何额外制程步骤的优点，并可制作出品质更容易控制的双栅极氧化层，以确保组件特性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关一种半导体组件的制造方法，特别是关于一种具有双栅极氧化层的混合模拟组件(Mixed Mode Analog Device)电容器的制造方法。
技术介绍
在一般集成电路的架构中，在输出/输入(I/O)区域中的控制组件会比在核心组件区域中的控制组件所需电压更大，此输出/输入区域必须具有一较厚的栅极氧化层；所以在输出/输入区域中是形成有一较厚的栅极氧化层，以防止在高电压的操作下有失效现象(breakdown)发生。特别是在混和模拟组件中，双栅极氧化层的厚度是必要的，此双栅极氧化层的存在是因核心组件区域的晶体管需要一较低的临界电压，所以需要在较薄的栅极氧化层的下进行低电压操作，其操作电压约在1.8至2.5伏特(V)之间；而在输出/输入区域的操作电压则需要较高的电压，其操作电压约在3.3至5.0V之间，有些模拟产品甚至要求更高的操作电压至30或50V之间，所以需要在较厚的栅极氧化层的下进行高电压操作。已知在制作具有不同厚度双栅极氧化层的混合模拟组件电容器的方法请参阅图1(a)至图1(f)所示。首先，如图1(a)所示，在一已形成有浅沟渠隔离区域12的半导体基底10上，利用热氧本文档来自技高网...

【技术保护点】
一种具有双栅极氧化层的混合模拟组件电容器的制造方法，其特征是包括下列步骤：提供一半导体基底，其是已形成数浅沟渠隔离区域，并将该半导体基底隔离为第一主动区域及第二主动区域；在该半导体基底表面依序形成一薄栅极氧化层、第一多晶硅层、一介电 质层及一第一图案化光阻；以该第一图案化光阻为屏蔽，去除露出的该介电质层及该第一多晶硅层，则在该浅沟渠隔离区域上方留下的该第一多晶硅层与介电质层是作为电容器的下电极，且在该第一主动区域上亦保留具有该薄栅极氧化层的该第一多晶硅层，随后去除该 第一图案化光阻；去除露出的该薄栅极氧化层；在该半导体基底的第二主动区域表面形成一厚栅极氧化层；再于该半导体基...

【技术特征摘要】
1.一种具有双栅极氧化层的混合模拟组件电容器的制造方法，其特征是包括下列步骤提供一半导体基底，其是已形成数浅沟渠隔离区域，并将该半导体基底隔离为第一主动区域及第二主动区域；在该半导体基底表面依序形成一薄栅极氧化层、第一多晶硅层、一介电质层及一第一图案化光阻；以该第一图案化光阻为屏蔽，去除露出的该介电质层及该第一多晶硅层，则在该浅沟渠隔离区域上方留下的该第一多晶硅层与介电质层是作为电容器的下电极，且在该第一主动区域上亦保留具有该薄栅极氧化层的该第一多晶硅层，随后去除该第一图案化光阻；去除露出的该薄栅极氧化层；在该半导体基底的第二主动区域表面形成一厚栅极氧化层；再于该半导体基底上先后形成一第二多晶硅层及一第二图案化光阻；以该第二图案化光阻为屏蔽，去除露出的该第二多晶硅层，仅留下位于该介电质层及该厚栅极氧化层上的第二多晶硅层，且该介电质层上的第二多晶硅层是作为电容器的上电极，而后移除该第二图案化光阻；以及最后于该半导体基底中依序形成轻掺杂源/漏极区域、栅极间硅壁及重掺杂源/漏极区域。2.根据权利要求1所述的制造方法，其特征是该薄栅极氧化层及该厚栅极氧化层是利用热氧化方式沉积形成。3.根据权利要求1所述的制造方法，其特征是该第一多晶硅层及该第二多晶硅层是利用化学气相沉积方式沉积并掺杂而形成。4.根据权利要求1所述的制造方法，其特征是该第一图案化光阻及该第二图案化光阻是以微影蚀刻制程所形成。5.根据权利要求1所述的制造方法，其特征是该介电质层的材质是选自氧化硅、氮化硅、氧化硅/氮化硅、氧化钽、氧化铪及氧化锆等高介电质材料。6.根据权利要求1所述的制造方法，其特征是在去除露出的该薄栅极氧化层的步骤是利用湿蚀刻方式完成。7.根据权利要求1所述的制造方法，其特征是该第一主动区域是为操作电压较低的核心组件区域。8.根据权利要求1所述的制造方法，其特征是该第二主动区域是为操作电压较高的输出/输入区域。9.一种...

【专利技术属性】
技术研发人员：高荣正，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]