一种肖特基势垒二极管的制造方法，包括将金属Ａ淀积在硅外延片上形成肖特基势垒的工艺，再在金属Ａ上淀积金属Ｂ作为上部电极［１］的工艺，其特征在于：在硅外延片上形成金属Ａ肖特基势垒过程中，至少采用两种不同淀积速度形成，其中，最初的淀积速度控制在１０＊／秒以下，下一步的淀积速度控制在５０＊／秒以下；在金属Ａ上淀积金属Ｂ时，最初采用逐渐过渡的方法形成一个由金属Ａ过渡到金属Ｂ的双金属混合过渡层［７］。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及一种肖特基(Schottky)势垒二极管的制造方法，特别涉及一种能够降低反向漏电流和正向电能损耗的肖特基(Schottky)势垒二极管制造方法，使肖特基(Schottky)势垒二极管向小型化、低功耗方向发展。
技术介绍
肖特基(Schottky)势垒二极管是利用金属与半导体之间接触势垒进行工作的一种多数载流子器件。由于这种二极管与普通的P-N结构型二极管相比，具有正向压降小、速度快等特点，因此在现代通讯、超高速器件，微波电路以及高速集成电路中具有广泛用途。现有技术中，典型的肖特基二极管结构，见图1所示，其中1是上部电极；2是与硅基片之间形成肖特基势垒的金属，比如钼(Mo)；3是氧化膜等绝缘薄膜；4是P型扩散层，也称为保护环；5是作为二极管的有源层，在这里是N型的外延生长层；6是外延生长层的N型衬底。从电能损失角度看，如何降低二极管在施加正向和反向电压时的电能损失，是一个可以研究的问题。对于肖特基二极管来说，尽管其正向压降相对普通P-N结二极管较小，实际上这种二极管施加正向电压时的电能损失也是个大问题(评价该特性的基准是Vf，此值一般为0.5V)，换句话说，在确保Mo金属肖特基势垒正常工作前提下，如何减少电能损失，实际上非常重要。但是目前存在的矛盾是Mo的厚度越薄其电能损耗越小，而Mo金属层过于薄之后，由于上部电极以及硅外延片的相互扩散，又会导致金属势垒的可靠性下降，因此实践中不知不觉的将Mo的厚度趋向于加厚，结果导致电能损失上升。本领域普通技术人员知道，与硅形成肖特基势垒的金属材料中，比较有名的有钼(Mo)、铬(Cr)、白金(Pt)、钨(W)等。可是，由于金属与硅的热膨胀系数不同，在它们的接触面之中将会产生机械应力，结果当肖特基二极管承受反向电压时将会产生很大的漏电流，因而使得二极管在施加反向电压时电能损失相当大。以往，由于各种原因人们对这种漏电流或者电能损失认识不足，理论上认为没有办法解决，因而没有引起特别注意。可是，当今由于电子产品不断向小型化、低功耗方向发展，而且用电池驱动的电子产品越来越多，在这样的形势下，除了如何延长电池寿命而外，作为电子器件应如何减少电能损失更引起人们关注。本专利技术在上述的市场要求之下，从肖特基二极管制造工艺的角度出发，把降低肖特基二极管器件能耗的问题，通过减少无效电能损失(即减少漏电流和降低正向压降)的方法来实现，以获得低能耗的二极管器件。
技术实现思路
为达到上述目的，本专利技术采用的技术方案是一种，包括将金属A淀积在硅外延片上形成肖特基势垒的工艺，再在金属A上淀积金属B作为上部电极的工艺，其创新在于在硅外延片上形成金属A肖特基势垒过程中，至少采用两种不同淀积速度形成，其中，最初的淀积速度控制在10/秒以下，下一步的淀积速度控制在50/秒以下；在金属A上淀积金属B时，最初采用逐渐过渡的方法形成一个由金属A过渡到金属B的双金属混合过渡层。上述技术方案的有关内容和变化解释如下1、上述方案中，金属A是指与硅形成肖特基势垒的金属材料，比较有名的有钼(Mo)、铬(Cr)、白金(Pt)、钨(W)等。金属B是指形成上部电极的金属材料，比如金属铝。2、上述方案中，所述“至少采用两种不同淀积速度形成”具体有两层含义一是包括两种不同的淀积速度和两种以上不同的淀积速度；二是在时间每种速度至少运用一次，也可以运用两次或两次以上。所述最初的淀积速度是指淀积过程中最先运用的速度，下一步的淀积速度是指接下来运用的速度。按照这种解释本方案金属A在淀积过程中的速度变化可以有多种排列组合，比如(1)、速度a→速度b(2)、速度a→速度b→速度→c(3)、速度a→速度b→速度→a(4)、速度a→速度b→速度→c→速度b3、关于形成肖特基势垒中的淀积速度、淀积温度和淀积厚度的问题(1)、淀积速度的次序上述方案中，为了取得更好的效果，最初的淀积速度小于下一步的淀积速度。经过反复试验，实用上最初的势垒金属的形成速度是越慢越好，下一步势垒金属的形成速度，从生产效率考虑，可以采用更快的速度。(2)、淀积温度最初的淀积速度所对应的淀积温度为350℃±3℃，下一步的淀积速度所对应的淀积温度为250℃～300℃，进一步可以为270℃±3℃。从以上淀积速度与淀积温度的关系来看，形成势垒金属层时，后段高速淀积时的温度小于最初低速淀积时的温度。(3)、淀积厚度最初的淀积厚度为1000～1500，下一步的淀积厚度为1500～2000。4、关于淀积金属B(作为上部电极)时的双金属混合过渡层问题双金属混合过渡层由金属A逐渐过渡到金属B形成，其中，金属A的含量由100％逐渐减少至0，金属B的含量由0同步增加到100％。双金属混合过渡层淀积速度控制在50/秒以下，淀积温度为250℃～350℃，淀积厚度为2000～3000。5、本方案的最佳组合具体是最初的淀积速度小于下一步的淀积速度，最初的淀积温度为350℃±3℃，淀积厚度为1000～1500，下一步的淀积温度为250℃～300℃，淀积厚度为1500～2000；双金属混合过渡层由金属A逐渐过渡到金属B形成，其中，金属A的含量由100％逐渐减少至0，金属B的含量由0同步增加到100％，淀积速度在50，秒以下，淀积温度为250℃～350℃，淀积厚度为2000～3000。本专利技术技术核心是1、通过减少形成肖特基势垒的金属A与硅外延片之间出现的应力起伏(指机械应力大小的变化)，来减少施加反向电压时的漏电流，从而减少无效电能损失。同时，由于反向漏电流的减少，器件的发热减少，又可以缩小芯片面积，因此具有划时代的意义。2、通过在金属A与金属B之间形成一个逐渐过渡的双金属混合过渡层，来降低金属A厚度，从而减少二极管施加正向电压时的电能损耗。本专利技术原理是1、关于减少反向漏流问题。由附图5和附图6可知，若想减少反向漏电流，就要把势垒金属A的淀积速度减慢，势垒金属A形成时的温度降低。但是，从工业化批量生产角度出发，为了解决淀积速度减慢与生产效率下降之间的矛盾，采用了至少两种不同淀积速度形成势垒金属层，换句话讲，本专利技术是通过减慢势垒金属的淀积速度来减少起伏，结果漏电流得以下降，然后由此产生的生产效率下降问题，通过加快其后的淀积速度来弥补，再由此产生的起伏，通过调低淀积温度来解决。由此得出最初的势垒金属A的淀积速度越慢越好，但是实用控制在10A/秒以下；下一步势垒金属A的淀积速度，从生产效率考虑要比最初的淀积速度快，但是实用控制50A/秒以下对减少漏电流是合适的；2、关于减小正向电能损耗问题。若想减少正向电能损失，就要减少金属A的厚度，而金属A过于薄会致使势垒的可靠性下降。为了较好的解决两者之间的矛盾，本专利技术将金属A与金属B之间的混合比率连续改变来做重叠，也就是在金属A与金属B之间形成一个两者逐渐过渡的双金属混合过渡层，由此减少势垒金属A的厚度，从而降低正向的电能损失(一般表现为Vf参数)。双金属混合过渡层的淀积速度从生产效率考虑当然快的好，但是为了保证效果实际上控制在50A/秒以下，因为该淀积速度是降低漏电流和Vf的合适的妥协点。附图说明附图1是现有典型的肖特基二极管的截面图。其中，1是上部电极(金属B)；2是与硅外延片之间形成肖特基势垒的金属A，比如钼(Mo)；3本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种肖特基势垒二极管的制造方法，包括将金属A淀积在硅外延片上形成肖特基势垒的工艺，再在金属A上淀积金属B作为上部电极[1]的工艺，其特征在于在硅外延片上形成金属A肖特基势垒过程中，至少采用两种不同淀积速度形成，其中，最初的淀积速度控制在10/秒以下，下一步的淀积速度控制在50/秒以下；在金属A上淀积金属B时，最初采用逐渐过渡的方法形成一个由金属A过渡到金属B的双金属混合过渡层[7]。2.根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于所述最初的淀积速度小于下一步的淀积速度。3.根据权利要求1或2所述肖特基势垒二极管的制造方法，其特征在于所述最初的淀积速度所对应的淀积温度为350℃±3℃，下一步的淀积速度所对应的淀积温度为250℃～300℃。4.根据权利要求3所述肖特基势垒二极管的制造方法，其特征在于下一步的淀积速度所对应的淀积温度为270℃±3℃。5.根据权利要求1或2所述肖特基势垒二极管的制造方法，其特征在于最初的淀积厚度为1000～1500，下一步的淀积厚度为1500～2000。6.根据权利要求1所述肖特基势垒二极管的制造方法...
【专利技术属性】
技术研发人员：吴念博，
申请(专利权)人：苏州固锝电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。