碳化硅肖特基势垒二极管及其制作方法技术

公开了一种肖特基势垒二极管及其制造过程。这种过程在碳化硅晶片上的掩蔽区域中形成一金属接触图案。一个优选实施例包括一个在掩模的窗口中蚀刻的绝缘层。一个惰性边缘末端在氧化层下方邻近金属接触部分的位置处注入晶片中以便改进可靠性。还可以加入另一个氧化物层以便改进表面对物理损坏的抵抗力。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及1999年12月7日提交的序号为09/455,663的美国专利申请，其在此引入作为参考。本专利技术涉及半导体领域，尤其涉及一种形成于碳化硅基底上的肖特基势垒二极管。众所周知，碳化硅(SiC)为一种用于制作如肖特基势垒整流器和金属氧化物半导体场效应晶体管之类的装置的优良基底材料。SiC的属性通常被认为理想适用于高压应用中，因为其产生低开态电阻和大约小于2纳秒的低反向恢复时间。如申请书‘627中所述，本专利技术人的先前工作已经公开了边缘末端和表面钝化处理改进了半导体装置的坚固度。这种公开于专利申请书‘627中的制作方法以及其它以前的方法需要使用多次光刻和精确的掩模对准来产生可靠的装置。公开于专利中请书‘627中的专利技术涉及三步光刻和两步对准，能够产生改进的产品，但是需要昂贵的过程。另外，对准步骤必须在较旧的制作设施上通常没有的现代化设备上实现。本专利技术提供了一种更为简单的制作过程，其能够在较不高级的设备上完成，而具有相同或者更高的性能特征。因此，本专利技术的一个目的是提供一种肖特基势垒二极管以及一种具有最少工序的制作方法。本专利技术的另一个目的是提供一种无需多次光刻步骤或掩模对准的用于制作肖特基势垒二极管的方法。这些及其它目的通过以下对本专利技术的描述将变得更加清楚。本专利技术提供了一种经过改进并且更加有效的用于制作SiC肖特基二极管的方法。这种制作方法涉及将一个掩模施加于一SiC晶片的表面上。通常，晶片表面被一氧化物层钝化，该氧化物层必须在金属沉积之前在掩模的开口区域中蚀刻掉。一金属层或者金属层叠沉积于晶片表面上并且将掩模除去，与掩模一起抬起金属而在晶片的氧化物蚀刻的开口区域中留下金属接触部分。使用惰性离子的离子注入法在晶片表面上邻近金属接触部分的位置处形成边缘末端以便改进二极管性能。任选地，可以沉积一第二氧化物层并且蚀刻至金属接触部分的层面之下。现在将参照附图对一种现有的肖特基势垒二极管和本专利技术的一个实施例进行描述，其中附图说明图1为一种根据现有的相关专利申请书形成的肖特基势垒二极管的示意图。图2A-2H为根据本专利技术在将SiC晶片形成于一肖特基势垒二极管中时各个连续步骤中的SiC晶片的示意图。图1中示出了一种根据先前提交的专利申请书No.09/700,627的过程所形成的肖特基势垒二极管，在此引入作为参考。例如具有金属接触部分并且优选由钛形成的欧姆接触层18和肖特基整流接触部分14沉积和结合于SiC晶片10上。一离子注入边缘末端区域16优选地利用惰性气体离子，例如氩，而形成于SiC晶片10中邻近肖特基接触部分14的边缘的位置处。一低温氧化物钝化层12随后沉积于晶片10上邻近肖特基接触部分14的位置处。尽管认为这样制作的肖特基势垒二极管具有所需属性以按照所需起作用，但是制造过程涉及三个需要使用现代化设备的光刻掩蔽步骤以便形成接触部分14、氧化物层12以及边缘末端16。第二和第三掩模应用需要两个对准步骤，因而这种方法费时费钱。在图2A-2H中顺序示出了根据本专利技术的过程。尽管未示出欧姆辅助接触部分，但本专利技术所属领域的普通技术人员应当清楚这种接触部分提供于晶片10的相对表面上。这个过程在半导体晶片的表面上提供了一简洁的电接触区域以便用于电能传输控制功能，下文中将对此进行详细描述。本专利技术的这个过程还为装置提供了表面钝化和边缘末端处理。将掩蔽材料施加于表面上以便确定化学活性的基本操作在本领域内众所周知。然而，只用一个掩蔽步骤就能形成一经过表面钝化和边缘末端处理的肖特基势垒二极管是对现有方法的一种显著改进。图2A示出了一SiC晶片20，一绝缘层，例如低温氧化物层22形成于其上表面上。氧化物层22通常为在不高于450℃，在优选实施例中位于410℃范围内的温度下沉积而成的二氧化硅。根据本专利技术，层22比较薄，厚度T约为500埃。氧化物层22另外也可以通过本领域中众所周知的各种热氧化方法在SiC晶片20上生长而成。氧化物层22用作表面钝化剂绝缘体，其将按照选定图案进行蚀刻。作为本专利技术的另一种变型，SiC晶片20可以形成一肖特基势垒二极管而无需形成任意的绝缘表面层，在这种情况下不进行关于图2C所述的蚀刻步骤。连续的图2B-2H各示出了本专利技术的过程中的前面的步骤之后的下一步骤。现在参看图2B，掩模26置于氧化层22上。掩模26在图中标为掩模部分26a、26b和26c以便显示该窗口24限定了用于容许在基底表面的选定部分中沉积所需材料的开口。通常开口24的宽度W大于大约100微米。掩模可以通过诸如带图案的胶带、光刻或金属掩蔽等方法形成，优选光刻方法。现在参看图2C，氧化物层22在掩模窗口24的区域中进行蚀刻以便除去氧化物并露出SiC晶片20的表面的选定部分。掩模26通过这个步骤及随后的步骤保持就位。氧化物层22现在被标为分离的部分22a、22h和22c。根据所要沉积的金属的性质，现在就可以对SiC晶片20的蚀刻表面进行附加处理，例如使用溶剂、酸或腐蚀性化合物进行清洁或者进行表面蚀刻或者进行离子注入。然而，如果使用不带氧化物层的SiC晶片20，这个步骤可以跳过。图2D示出了已经沉积了金属之后的SiC晶片20，通常在一个或多个层中通过蒸发装置进行沉积以形成金属沉积部分30。多层金属沉积，称作金属沉积叠，可为相同金属或不同金属，例如钛、镍和银。然而，由于金属沉积部分30不如掩模26厚，金属沉积部分26将会形成不连续的部分，标为30a-30e。只有位于掩模窗口24内的金属沉积部分30b和30d与SiC晶片20的表面相接触。随后，在图2E中所示的工序中，掩模26已与金属沉积部分30a、30c和30e(参看图2D)一起除去。剩余的金属沉积部分30b和30d的高度H大于氧化物层22的厚度T。在这个阶段，在已进行了将一个掩模26施加于氧化物层22上、蚀刻氧化物层22、形成金属沉积部分30、以及一起除去掩模26以及覆盖的金属这些步骤之后，就已完成了一种实用的肖特基势垒二极管。通过使用单个掩模，就可以无需对准随后的掩模，而现有方法中就需要如此。此外，省去了提供、应用和除去多个掩模的仅有步骤。为了进一步改进肖特基二极管的性能特征，如图2F中所示的附加步骤用来形成一边缘末端层32，例如通过惰性离子，优选氩离子的离子注入方法进行。所形成的边缘末端层32用于在邻近每个金属沉积部分30b和30d的位置处沿侧向延伸耗尽层，从而有效地降低电场拥塞。离子注入优选地以高剂量，即大于1×1015每平方厘米的剂量，和低能量，即接近20千电子伏特的能量，来完成。注入过程优选地基本垂直于SiC晶片20的表面或者偏离垂直方向很小的角度进行，以便与金属部分30b和30d形成尖锐的边界。应当指出，在这么小角度的离子注入过程中，离子的最低限度的侧向扩散将会保持尖锐的边界。边界末端32在这个阶段中标为段32a、32b和32c，其存在于没有金属的位置处，也称作自对准离子注入。在特定的环境和特定的工作条件中，需要提供对刮痕及其它类型的表面损坏的防护作用得以改进的半导体装置，例如肖特基势垒二极管。可以进行第二钝化处理，形成另一氧化物层36以便覆盖着金属沉积部分30和第一氧化物层22，如图2G中所示。图2H中所示的最后工序为蚀刻或者除去氧化物层36的表面以便使金属沉积部分30b和30d的本文档来自技高网...

【技术保护点】
一种用于在ＳｉＣ晶片上制作肖特基势垒二极管的方法，包括以下步骤：（ａ）将一个具有窗口的掩模安放于ＳｉＣ晶片的表面上；（ｂ）将导电材料沉积于掩模和晶片表面的露出部分上；（ｃ）剥落掩模以便留下沉积于晶片表面的部分上的导电 材料；以及（ｄ）将一边缘末端层注入晶片至其表面下方但是不在导电材料下方。

【技术特征摘要】
US 2001-6-28 09/894,0841.一种用于在SiC晶片上制作肖特基势垒二极管的方法，包括以下步骤(a)将一个具有窗口的掩模安放于SiC晶片的表面上；(b)将导电材料沉积于掩模和晶片表面的露出部分上；(c)剥落掩模以便留下沉积于晶片表面的部分上的导电材料；以及(d)将一边缘末端层注入晶片至其表面下方但是不在导电材料下方。2.根据权利要求1所述的用于在SiC晶片上制作肖特基势垒二极管的方法，还包括以下步骤(a)在安放掩模之前，在晶片的表面上形成一绝缘层；(b)将掩模施加于绝缘层上；以及(c)在沉积导电材料之前，蚀刻掉位于窗口内的绝缘层部分以便使位于其下方的SiC晶片露出。3.根据权利要求2所述的用于制作肖特基势垒二极管的方法，还包括对SiC晶片表面的露出部分应用一种处理的步骤。4.根据权利要求2或3所述的用于制作肖特基势垒二极管的方法其特征在于，形成绝缘层的步骤包括形成一氧化物层。5.根据前述权利要求中任一项所述的用于制作肖特基势垒二极管的方法，其特征在于，注入边缘末端层的步骤包括注入惰性离子。6.根据权利要求5所述的用于制作肖特基势垒二极管的方法，其特征在于，惰性离子包括氩离子。7.根...

【专利技术属性】
技术研发人员：D阿洛克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]