半导体器件及其制造方法技术

一个半导体器件，包括：一个半导体衬底，用来提供一个半导体元件；一个硬膜，它覆盖着该半导体衬底一个侧面的一部分或全部，且具有顶面和底面，它们与半导体衬底的顶面和底面大约处在相同的平面内，其中覆盖有硬膜的该半导体衬底侧面经处理后与半导体衬底的表面垂直或基本垂直。

【技术实现步骤摘要】

本专利技术涉及，更具体地说是柔性。
技术介绍
目前象移动电话一类装置的趋势是变得越来越小，使其更便于携带，而且已经提出作为“你可以穿着的个人计算机”的可穿着计算机。此外，还提出了象3DMD(通过安装于头部的显示器来观察)，内装CCD相机的HD，头戴送受话器眼镜和头戴式话筒等图象语音直接认知界面装置，而且可穿着装置被认为在将来会有所发展。有人建议采用将用于AMLCD(主动矩阵显示)的TFT芯片变成薄膜的方法作为满足这种需要的一种措施(见美国专利5,702,963)。按照这种方法，首先如图4A所示，采用一个具有SOI结构的衬底，在硅衬底40上，依次层叠上Si缓冲层41，按CVD方法形成的氧化硅膜42，和由氮氧化硅膜做的释放层43，及用作元件形成层的上Si层44，同时如图4B所示，在这些层上形成一个象素部分(象素区)44b和一个用于AMLCD的TFT区。其次如图4C所示，在象素部分44b和TFT区44a上形成一层氧化膜46，以形成绝缘体区45。再其次如图4D所示，在按上述方式得到的衬底上形成一个门电极48和源/漏区49，接着用一层绝缘膜50覆盖它，并在绝缘膜50所希望的区域形成一些接触孔和线51，这样就得到一个TFT 47。在此之后，如图4E所示，在处于包含象素部分44b和TFT区44a外面的释放层43内形成一个开口52a，同时在氧化硅膜42内形成一个大于开口52a的开口52b。接着如图5F所示，形成氧化硅膜的支撑柱53，以填充氧化硅膜42和释放层43中的开口，并在被支撑柱53环绕的不包含象素部分44b和TFT 44a的释放层43的一个区域内形成一个刻蚀液引入口54，然后通过该口54引入刻蚀液经过如图5G所示的刻蚀将氧化硅膜42除掉并形成空腔55。这样一来，象素部分44b和TFT 47将处在被支撑柱53支撑着的释放层43上。下面按图5H所示，在这样得到的衬底的整个表面上形成一层环氧树脂56和一层非光敏性透明树脂膜57，并用紫外线照射使象素部分44b和TFT区44a上面的环氧树脂56固化，而将未硬化的透明膜57除掉，同时将支撑柱53劈开使得一个薄膜形式的芯片被脱离。另外，除上述方法之外，还提出了一种用绝缘膜覆盖芯片各侧面或侧面和底面的方法(见未审查日本专利公开平10(1998)-223626)。按照这种方法，首先如图6A所示，形成一些包含晶体管的电路元件(未示)并将它们在纵向和横向对准，而在无电极的半导体衬底66上形成一个绝缘膜60a。其次如图6B所示，将半导体衬底66的底面抛光(研磨)，以使晶片厚度减至一个预定值。接着如图6C所示，沿着将半导体衬底66表面上的电路元件分开的分划线(划线区)在纵向和横向形成一些截面为V字形的沟槽62。这之后如图6D所示，在半导体衬底66上形成另一个绝缘膜60b，以将沟槽62的表面覆盖，而且如图6E所示，在半导体衬底66表面上的绝缘膜60b被有选择地除掉以使半导体衬底66的表面露出来，然后在此半导体衬底66表面上形成一个电极，并在这个电极上形成小突起以得到一个突起电极(凸起电极)65。接下来如图6F所示，用胶64收一条抛光带63粘到半导体衬底66的整个表面上，而且如图6G所示，半导体衬底66的底面被抛光至开口62的底部外露。结果半导体衬底66在这种状况下被分割而与抛光带63粘接，从而形成一些半导体芯片。下面如图6H所示，把抛光带63和胶64剥掉，并在每个半导体芯片的底面上形成一个绝缘膜60C，如图6I所示。但是，按照图4A-4E和图5F-5H所示的方法，由于使用的是SOI衬底，衬底本身的成本较高，而且现有的设计和处理大块衬底内半导体器件的方法不能采用。另外，作为元件形成层的上Si层44是直接淀积在释放层43上；因此，有可能在元件形成过程中由于上Si层44和释放层43之间相粘接(粘接程度与下面的释放层的表面形状有关)而使上Si层44剥落，从而由于上Si层44的膜厚相对不均而造成柔软性不足。另外，半导体层的膜厚取决于SOI衬底上的上Si层44的膜厚；因此，我们不能随意设定膜厚来使得半导体层具有所要求的柔软性和透光性。此外，按照图6A-6I所示的方法，在V形沟槽之内存在用作阻挡层的绝缘膜；因此，有可能由于在抛光衬底时控制不好而使应力集中在V形沟槽的底部而造成衬底膜厚不均或开裂。所以，就出现不能随意设定膜厚的问题而无法让半导体层具有所要求的柔软性和透光性。
技术实现思路
本专利技术就是为了解决这些问题，其目的是提供一个，以便为薄膜形式的芯片本身提供柔软性和透光性。本专利技术提供的半导体器件包含一个半导体衬底，它提供一个半导体元件和一个硬膜，后者将半导体衬底一个侧面的部分或全部覆盖，且其顶面和底面大约与半导体衬底的顶面和底面处在相同的平面内，这个被硬膜覆盖的半导体衬底侧面要经处理，使之与半导体衬底的表面垂直或基本垂直。本专利技术还提供一种半导体器件的制造方法，它包括以下步骤(a)在具有半导体元件的半导体衬底内做出一个凹部，它处在一个未形成半导体元件的半导体衬底区域，而且垂直于半导体衬底的一个表面；(b)用一种硬膜材料填充此凹部；(c)将一个支撑衬底粘到包含该凹部的半导体衬底表面上，并使该半导体衬底的底面后退直至硬膜的一个底面露出来；以及(d)通过将硬膜切割成很多块而将半导体衬底分割。本专利技术的这些以及其它一些目的将从下面的详描述中看得更清楚。但应指出，这种详细描述的那些具体例子虽然是本专利技术的优选实施例，但只是作为示例性的说明而已，因为本专业技术人员明白，可以根据所作的详细描述在本专利技术的思路和范围内作各种变化和修改。附图说明图1A至1E是按本专利技术一种实施例的一个半导体器件的平面图和横截面图；图2A至2H是按本专利技术的一种半导体器件制造方法的制造步骤的横截面图；图3A至3G是按本专利技术的另一种半导体器件制造方法的制造步骤的横截面图；图4A至4E是普通半导体器件制造步骤的横截面图；图5F至5H是接在图4A至4E的制造步骤后面的制造步骤的横截面图；图6A至6I是另一种普通半导体器件制造步骤的横截面图。具体实施例方式本专利技术的一个半导体器件主要包括一个半导体衬底和一个将它的一个侧面的至少一部分覆盖的硬膜。对半导体衬底没有特别的限制，只要它是普通用于半导体器件的一种类型，例如硅和锗等元素半导体；GaAS，InGaAs和ZnSe等化合物半导体的衬底；外延衬底，其中以上半导体的外延层形成在半导体衬底上面使其厚度在1μm左右；以及半导体层形成在玻璃和塑料等绝缘衬底上的衬底。尤其希望是单晶或多晶硅衬底。在半导体衬底上的单层或多层结构中可以形成元件隔离区，如晶体管，电容和电阻一类的元件，层间绝缘膜，以及由它们的组合构成的电路。另外，还可以掺杂杂质以使半导体衬底的电阻设定为一个预定值。虽然对半导体衬底的膜厚没有特别限制，但膜厚最好能使衬底被加上外力时能依照其材料弯曲，也即让衬底保证有所谓的柔软性，以及/或者膜厚最好能让衬底有良好透光性。具体的膜厚大概在1～60μm的范围。半导体衬底的一个侧面的一部分或全部被硬膜所覆盖(下面会说明)，而且必需让被硬膜覆盖的那一个侧面垂直或基本垂直于半导体衬底的表面。此处“基本垂直”是指基本垂直的状态，即与半导体衬底的表面形成约90°±5°角。虽然对硬膜材料没有特别限制，只要它的刻蚀或抛光率本文档来自技高网...

【技术保护点】
半导体器件，包括：半导体衬底，提供半导体元件；硬膜，覆盖该半导体衬底的侧面的一部分或全部，且其顶面和底面大概处在与半导体衬底顶面和底面相同的平面内，其中半导体衬底的该覆盖着硬膜的侧面处理为与半导体衬底的表面垂直或基本 垂直。

【技术特征摘要】
JP 2003-1-9 3413/031.半导体器件，包括半导体衬底，提供半导体元件；硬膜，覆盖该半导体衬底的侧面的一部分或全部，且其顶面和底面大概处在与半导体衬底顶面和底面相同的平面内，其中半导体衬底的该覆盖着硬膜的侧面处理为与半导体衬底的表面垂直或基本垂直。2.如权利要求1的器件，其中硬膜有通孔，孔中形成贯通电极，故该电极的顶面和底面大致与硬膜的顶面和底面处在相同的平面内。3.如权利要求1的器件，其中半导体衬底是硅衬底。4.如权利要求1的器件，其中硬膜是氧化硅膜或氮化硅膜。5...

【专利技术属性】
技术研发人员：德重信明，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]