集成电路器件及其制造方法技术

本发明专利技术提供一种集成电路器件及其制造方法。该集成电路器件包括：集成电路衬底；位于该衬底中的第一、第二和第三隔离绝缘区，其定义出第一和第二有源区；位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；第二栅极电极，其位于第二有源区上；以及绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔。该方法相应地制得该集成电路器件。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，更具体地，涉及金属氧化物半导体(MOS)晶体管及其制造方法。
技术介绍
传统金属氧化物半导体(MOS)晶体管被广泛应用在诸如集成电路存储器件中。典型地，MOS晶体管被设置在集成电路衬底中的有源区上。而且，MOS晶体管典型地包括源极、漏极和栅极。源极和漏极区彼此间隔开，以提供源极和漏极区之间的沟道区。包括栅极绝缘层(例如氧化物层)和栅极电极的绝缘栅极通常设置在源极和漏极区之间的沟道区上。题为“采用间距限制的半导体电路设计方法及其电路(SemiconductorCircuit Design method for Employing Spacing Constraints and CircuitsThereof)”的授予Juengling的美国专利第6,223,331号中讨论了一种MOS晶体管的传统布局。Juengling讨论了提供晶体管之间具有足够间距的电路布局的方法。如该文所讨论的，特定电路布局的间距可以确定为超出特定间距限制，且在电路中可以增加附加线路，使得电路布局的间距落在间距限制之内。然而，采用Juengling讨论的方法进行修正的电路可能具有增加的面积，本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：　　　　集成电路衬底；　　　　位于集成电路衬底中的第一、第二和第三隔离绝缘区，其定义出第一和第二有源区；　　　　位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；　　　　第二栅极电极，其位于第二有源区上；以及　　　　绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔。

【技术特征摘要】
KR 2003-2-3 6598/031.一种集成电路器件，包括集成电路衬底；位于集成电路衬底中的第一、第二和第三隔离绝缘区，其定义出第一和第二有源区；位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；第二栅极电极，其位于第二有源区上；以及绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔。2.按照权利要求1所述的集成电路器件，其中第二栅极电极包括位于第二有源区上的延伸到第三绝缘区上的第一部分和位于第三绝缘区上在该第一部分的端部处的第二部分。3.按照权利要求2所述的集成电路器件，其中第二栅极接触孔暴露出第二栅极电极的第一部分的至少一部分，其中绝缘层还定义了第三栅极接触孔，以及其中第三栅极接触孔暴露出第二栅极电极的第二部分的至少一部分。4.按照权利要求3所述的集成电路器件，其中绝缘层还定义了第四栅极接触孔，该第四栅极接触孔暴露出第二栅极电极的第一部分的至少一部分。5.按照权利要求1所述的集成电路器件，还包括一第一栅极互连线，其通过第一栅极接触孔与第一栅极电极的第二部分电连接；以及一第二栅极互连线，其通过第二栅极接触孔与第二栅极电极电连接。6.按照权利要求1所述的集成电路器件，其中集成电路衬底的第一区域包括短沟道金属氧化物半导体晶体管区，该集成电路衬底的第二区域包括长沟道金属氧化物半导体晶体管区，其中第一栅极电极具有第一宽度和第二栅极电极具有第二宽度，以及其中第二栅极电极的第二宽度大于第一栅极电极的第一宽度。7.按照权利要求1所述的集成电路器件，还包括一第一栅极绝缘层，其位于第一栅极电极和第一有源区之间，该第一栅极绝缘层具有第一厚度；和一第二栅极绝缘层，其位于第二栅极电极和第二有源区之间，该第二栅极绝缘层具有第二厚度，其中集成电路衬底的第一区域包括低电压金属氧化物半导体晶体管区，集成电路衬底的第二区域包括高电压金属氧化物半导体晶体管区，以及其中第二栅极绝缘层的第二厚度大于第一栅极绝缘层的第一厚度。8.一种形成集成电路器件的方法，包括形成集成电路衬底；在集成电路衬底中形成定义出第一和第二有源区的第一、第二和第三间隔绝缘区；在第一有源区上形成第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在第一部分的端部处的第二部分；在第二有源区上形成第二栅极电极；以及在第一、第二和第三绝缘区上形成一绝缘层，其定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于第一部分上的栅极接触孔。9.按照权利要求8所述的方法，其中第二栅极电极包括位于第二有源区上的延伸到第三绝缘区上的第一部分和位于第三绝缘区上在第一部分的端部处的第二部分。10.按照权利要求9所述的方法，其中第二栅极接触孔暴露出第二栅极电极的第一部分的至少一部分，其中形成所述绝缘层还包括形成定义出第三栅极接触孔的绝缘层，以及其中第三栅极接触孔暴露出第二栅极电极的第二部分的至少一部分...

【专利技术属性】
技术研发人员：朴曾焕，曹明宽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]