【技术实现步骤摘要】
本专利技术涉及半导体器件，特别是涉及叠层多个布线层构成的。
技术介绍
当前正在使用各种具有多层布线层的半导体器件。从SOC(芯片基硅)时代开始，制造在单个芯片上搭载了存储器、逻辑电路、模拟电路等所谓各种IP(知识产权)的系统LSI等。取入设计多种IP的系统LSI等的SOC的工艺复杂而且很长，特别是布线层的总数超过10层的SOC经过非常复杂的工艺花费很长时间进行制造。但是，一般SOC产品的特征是寿命周期短。因此，缩短开发TAT(周转时间)就是非常重要的。例如，在半导体衬底上形成晶体管等半导体元件，在其上面顺序淀积形成布线层的LSI中，直到在半导体衬底上试做形成了晶体管和第1层布线层的部分(以下，称为基底)花费大约20天。另外，用于形成一层布线层的制造时间是大约5天。即，为了在上述基底的上方形成例如10层的布线层要花费大约50天，如果与基底一起进行制造则花费大约70天左右。如以上那样，以往的半导体器件的制造工艺，特别是形成多层的SOC产品的制造工艺复杂，在其试制开发(LOT)或者制造方面存在着花费很多时间的问题。另外，如上述那样，由于SOC产品的寿命周期短，因此还...
【技术保护点】
【技术特征摘要】
1.一种具有多层布线层的半导体器件的制造方法，包括形成在衬底上至少具有1个基底布线层的基底，其中，该基底具有第1粘贴面，形成至少具有1个上部布线层的至少1个上部构造体，其中，该上部构造体具有第2粘贴面，由上述第1、第2粘贴面把上述上部构造体以及上述基底在预定的位置粘合在一起。2.根据权利要求1所述的半导体器件的制造方法，特征在于在进行了镜面精加工的状态下，使上述基底布线层的布线的一部分以及上部布线层的布线的一部分在上述第1、第2粘贴面露出。3.根据权利要求1所述的半导体器件的制造方法，特征在于上述基底布线层以及上部布线层的布线由铜布线形成。4.根据权利要求2所述的半导体器件的制造方法，特征在于上述基底布线层以及上部布线层的布线由铜布线形成。5.根据权利要求1所述的半导体器件的制造方法，特征在于上述第1、第2粘贴面通过加压粘合在一起。6.根据权利要求2所述的半导体器件的制造方法，特征在于上述第1、第2粘贴面通过加压粘合在一起。7.根据权利要求2所述的半导体器件的制造方法，特征在于在上述第2粘贴面上形成焊锡突点电极的接点。8.根据权利要求2所述的半导体器件的制造方法，特征在于在上述第2粘贴面的预定位置形成布线部分。9.根据权利要求2所述的半导体器件的制造方法，特征在于上述上部构造体具有在预定的加强构件上形成的上部布线层，通过研磨上述加强构件形成上述第2粘贴面。10.根据权利要求9所述的半导体器件的制造方法，特征在于在上述加强构件内的预定位置具有通过上述研磨露出的导电部分。11.根据权利要求9所述的半导体器件的制造方法，特征在于用保护膜覆盖上述上部构造体的最上层。12.一种具有多层布线层的半导体器件，包括在衬底上至少形成了1个基底布线层的基底，其中，基底具有第1粘贴面；至少包括1个上部布线层的至少1个上部构造体，其中，上部构造体具有与上述第1粘贴面接合的第2粘贴面。13.根据权利要求12所述的具有多层布线层的半导体器件，特征在于在进行了镜面精加工的状态下，上述基底布线层的布线的一部分以及上部布线层的布线的一部分在...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。