具有双字线结构的半导体存储器件制造技术

半导体存储器装置中包括：多条子字线（ＳＷＬ↓［１］、ＳＷＬ↓［２］……），每一个都与子字线相连的多个子字解码器（ＳＷＤ↓［１］、ＳＷＤ↓［２］……），每一对都与若干个子字解码器相连接的多对主字线（ＭＷＬＴ、ＭＷＬＦ），以及每一个都与这些主字线对之一相连的多个主字解码器（ＭＷＤ’１）。在选择模式中，主字线解码器的第一个使得主字线对的不同的对之间的电压彼此不同，而在非选择模式中，使得主字线对的不同的对上的电压彼此相同。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，例如包括具有主字线和子字线这样两条字线结构的动态随机存储器(DRAM)装置。
技术介绍
在现有包括冗余存储单元的DRAM器件中，如果发现带有缺陷的存储器单元，就利用激光修整或类似的方法将指示该缺陷存储单元的地址写入一个冗余解码器，同时，与该缺陷存储器单元相接的一个传感放大器内的一个融断丝被融化。所以在传感模式中，在接到该缺陷存储器单元的这一传感放大器中就不会产生直流通路，从而降低了能耗(见日本专利公开，平成3-225851)。这一点将在后详述。另一方面，具有主字线和子字线的双字线构形业已被用于DRMA器件，(见Madahiko Sugibayashi等人1993年有IEEE国际固态电路会议文搞50-51页上发表的“具有多重分割阵列结构的30ms 256Mb的DRAM”一文)。因为主字线和子字线是单独驱动，因而可降低能耗。而且，该主字线的分组(pitch)可不受约束，这对于大规模器件的制造有益。这一点也将在后详述。在上述双字线型DRAM器件中，主字线元上的电压总是不同于另一字线上的电压。所以如果出现两条主字线短路的情况就必会有电流经过，这就使能耗增加本文档来自技高网...

【技术保护点】
一种半导体存储器装置，它包括：多个子字线（ＳＷＬ↓［１］、ＳＷＬ↓［２］……）；　多个子字解码器ＳＷＤ↓［１］、ＳＷＤ↓［２］……）每一个都与所说的子字线之一相连接；多对主字线（ＭＷＬＴ、ＭＷＬＦ）、每一对与若干所说 的子字线解码器相连接；以及，多个主字解码器（ＭＷＤ’↓［１］），其特征在于，每一个所说的主字解码器都包括一熔断丝（５１１１）的熔断丝电路（５１１），每一个所说的主字解码器都与所说的主字线对之一连接，所说主字解码器的每一个包括 一个电压设定装置，所述电压设定装置在一个选择模式中设定所说主字线对的各个对上的电...

【技术特征摘要】
JP 1994-9-30 259590/941.一种半导体存储器装置，它包括多个子字线(SWL1、SWL2......)；多个子字解码器SWD1、SWD2......)每一个都与所说的子字线之一相连接；多对主字线(MWLT、MWLF)、每一对与若干所说的子字线解码器相连接；以及，多个主字解码器(MWD’1)，其特征在于，每一个所说的主字解码器都包括一熔断丝(5111)的熔断丝电路(511)，每一个所说的主字解码器都与所说的主字线对之一连接，所说主字解码器的每一个包括一个电压设定装置，所述电...

【专利技术属性】
技术研发人员：杉林直彦，宇津木智，成竹功夫，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]