【技术实现步骤摘要】
本专利技术系关于在半导体基板内或上的至少二电容器之排列及关于制造电容器之方法。
技术介绍
DRAM(动态随机存取存储器)模块大量被制造及被使用于许多领域，新一代的DRAM模块在一方面需要具较小的尺寸及，在另一方面，需要较大数目的内存胞元以储存资料，亦即增加的储存密度，此造成进一步减少该个别内存胞元(包括储存电容及选择晶体管)的胞元尺寸之需求。依据该储存电容排列于硅基板中或用于驱动目的的晶体管下方或在基板表面上方或在晶体管上方而定，“沟槽电容器”型式及“堆栈电容器”型式的内存胞元被区别。在“沟槽电容器”型式的内存胞元之情况下，沟槽形成于单晶质半导体基板，电容器被逐步引入该沟槽中。藉由外扩散，例如，经掺杂区域先被形成于相邻该沟槽壁的该半导体基板的区域，于该完成电容器中，该区域形成第一、外部电极，介电体的薄层，如氮化物/氧化物层系统接着沿该沟槽壁沉积，第二、内部电极接着由高掺杂多晶硅于该沟槽的剩余空穴之沉积以平衡电极形成。之后，在接近该表面的半导体基板区域，亦即该电容器上方，晶体管及亦该相关中间连接被产生，其可被使用以控制该电容器的电荷状态。在“堆栈电容器”型式的内...
【技术保护点】
一种在基板（２）内或上的至少二电容器（１４、１５）之排列，其中该电容器（１４、１５）被排列为一在另一内，一外部电容器（１４）至少部分围绕至少一内部电容器（１５）。
【技术特征摘要】
DE 2003-2-28 10308888.11.一种在基板(2)内或上的至少二电容器(14、15)之排列，其中该电容器(14、15)被排列为一在另一内，一外部电容器(14)至少部分围绕至少一内部电容器(15)。2.一种在基板(2)内或上的至少二电容器(80、90)之排列，其中该电容器(80、90)被排列为至少部份一在另一上。3.根据权利要求1或2的排列，其中该电容器(14、15)被同心地排列。4.根据权利要求1、2或3的电容器排列，其中该电容器(14、15)具椭圆或圆形截面区段。5.根据权利要求1、3或4的电容器排列，其中-该电容器排列包括二电容器，一外部电容器(14)及一内部电容器(15)被同心地一在另一内地排列及由外向内包括具厚度d1的第一介电体层(17)、具厚度d2的第一电极层(18)、具厚度d4的第二介电体层(20)、具厚度d5+d7的第二电极层(19)、具厚度d8的第三介电体层(22)及一内部第三电极层(21)，及-该第二电极层(19)系在参考电位。6.根据权利要求1至5中任一权利要求所述的电容器排列，其中该电容器排列形成为沟槽电容器排列。7.根据权利要求6的电容器排列，其中该第一电极层(18)沿该沟槽(16)壁延伸超过结构深度T1及该第二电极层(19)被导引至低于在该半导体基板(2)上的该结构深度T1。8.根据权利要求5至7中任一权利要求所述的电容器排列，其中该第一、第二及第三介电体层(17、20、22)具相同厚度。9.根据权利要求1至7中任一权利要求所述的电容器排列，其中该外部电容器(14)及该内部电容器(15)或该下方电容器(90)及该上方电容器(80)具相同电容。10.根据权利要求5至9中任一权利要求所述的电容器排列，其中至该第一电极层(18)的一第一接触(39)及至该第三电极层(21)的一第三接触点(40)被提供，第一及第三接触点(39、40)被排列于该沟槽周围的相对侧。11.根据权利要求5至10中任一权利要求所述的电容器排列，其中至该第一电极层(18)的该第一接触(39)被排列于该第一电极层(18)的上方端点，该第一电极层(18)的该上方端点于相对于该第一接触点(39)的该沟槽周围的一侧关于该基板表面被回缩，故未由该第一电极(18)覆盖的区段因而在接近于该沟槽壁的上方端点产生，及至该第三电极层(21)的第三接触点(40)被导引穿过在该第一电极层(18)的上方端点的该区段至该电容器排列的外侧。12.根据权利要求1至11中任一权利要求所述的电容器排列之制造方法，其中-基板(2)被提供，-一沟槽(16)被引入该基板(2)，其形成相关于该基板(2)的沟槽壁，-一第一介电体层(17)成形于该沟槽壁，-一第一电极层(18)被施用于该第一介电体层(17)，该第一电极层至少部份覆盖该第一介电体层(17)，-一第二介电体层(20)被施用于该沟槽壁，该第一电极层(18)由该第二介电体层(20)覆盖，-一第二电极层(19)被施用于该沟槽壁及一第二接触点于第二电极层(19)及基板(2)间形成，-该第二电极层(19)由该第三介电体层(22)完全覆盖，-仍保留的空穴由该第三电极层(21)填充，及-至该第一电极层(18)的一第一接触(39)及至该第三电极层(21)的一第三接触点(40)亦被制造。13.根据权利要求12的方法，其中该沟槽(16)被引入该基板做为在该半导体基板(2)的沟槽。14.根据权利要求12或13的方法，其中第二接触点于第二电极层(19)及基板(2)间形成系藉由下列步骤，其中-该第一介电体层(17)被沉积，故所有该沟槽(16)壁被覆盖，-该第一电极层(18)被施用，使得该第一介电体层(17)完全被覆盖，-用作第一蚀刻屏蔽(31)的一层被施用于该第一电极层(18)，该层自该沟槽开孔延伸远至结构深度T1，-该第一电极层(18)及该第一介电体层(17)在未由该第一蚀刻屏蔽(31)覆盖的区段被移除，故在半导体基板(2)为未被覆盖的，-该第一蚀刻屏蔽(31)被移除，且该第二介电体层(20)及该第二电极层(19)被施用于该沟槽壁。15.根据权利要求14的方法，其中该第二电极层(19)藉由下列步骤被施用于该沟槽壁，其中-该第二介电体层(20)被沉积使得所有该沟槽(16)壁被覆盖，-该第二电极层的一第一部份(19a)被沉积，其完全覆盖该第二介电体层(20)，-用做一第二蚀刻屏蔽(32)的一层被沉积于该第二电极层的第一部份(19a)，该层自该沟槽开孔延伸远至一结...
【专利技术属性】
技术研发人员：M古特斯彻，H塞德尔，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。