一种形成暨测试一相移掩膜的方法技术

本发明专利技术提供一种形成暨测试一相移掩膜（ｐｈａｓｅ　ｓｈｉｆｔ　ｍａｓｋ，ＰＳＭ）的方法。首先于一掩膜基底上的一主要图案区域上形成一第一图案、至少一第二图案以及至少一第三图案，以形成该相移掩膜，再利用该相移掩膜，将该第一、第二与第三图案转移至一半导体芯片上。最后利用转移至该半导体芯片上的该第二与第三图案，进行一相移掩膜测试（ＰＳＭ　　ｔｅｓｔ）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术提供一种形成暨测试一相移掩膜(phase shift mask，PSM)的方法，尤指一种形成一相移掩膜后，再利用该相移掩膜进行一相移掩膜测试(PSMtest)的方法。
技术介绍
在半导体制程中，为了大量重复地定义出集成电路的线路，必须先将设计的图案形成于掩膜上，然后再藉由微影制程将掩膜上的图案顺利地转移到半导体芯片上。由于被转移至半导体芯片上的图案是如此的细微，因此唯有提高掩膜上的分辨率(resolution)，才能使掩膜上的图案能够顺利无误地转移到半导体芯片上，进而使后续的蚀刻(etching)制程以及离子布植(ionimplantation)等制程得以顺利地进行。现有的提高分辨率的方法，是利用相移掩膜(phase shift mask，PSM)来提高被转移至半导体芯片上的图案的分辨率的。现有的相移掩膜(phase shiftmask，PSM)是在玻璃基底与铬膜的间加设一层相移层，使曝光制程中穿透的光线产生180°的相移角，可以有效缩小图案的边界摆动(boundary vibration)的范围，以提高图案的准确性。请参考图1至图4，图1至图4为现有的相移掩膜20的制本文档来自技高网...

【技术保护点】
一种形成暨测试一相移掩膜的方法，该方法包含有下列步骤：　　　　提供一掩膜基底，且该掩膜基底上定义有一主要图案区域，以及一空白周边环绕于该主要图案区域的外围；　　　　于该主要图案区域上形成一第一图案、至少一第二图案以及至少一第三图案，形成该相移掩膜；　　　　利用该相移掩膜进行一图案转移制程，以使该第一图案、该第二图案以及该第三图案转移至一半导体芯片上；以及　　　　利用转移至该半导体芯片上的该第二图案以及该第三图案，进行一相移掩膜测试。

【技术特征摘要】
1.一种形成暨测试一相移掩膜的方法，该方法包含有下列步骤提供一掩膜基底，且该掩膜基底上定义有一主要图案区域，以及一空白周边环绕于该主要图案区域的外围；于该主要图案区域上形成一第一图案、至少一第二图案以及至少一第三图案，形成该相移掩膜；利用该相移掩膜进行一图案转移制程，以使该第一图案、该第二图案以及该第三图案转移至一半导体芯片上；以及利用转移至该半导体芯片上的该第二图案以及该第三图案，进行一相移掩膜测试。2.如权利要求1所述的方法，其中所述的空白周边是用来当作所述的相移掩膜的抗静电周缘。3.如权利要求1所述的方法，其中所述的相移掩膜测试包含有一注记测试、一相角测试、一透光率测试或上述的三种测试。4.如权利要求3所述的方法，其中所述的第二图案是位于所述的主要图案区域的边缘，且转移至所述的半导体芯片上的所述的第二图案是用来进行所述的相移掩膜的所述的注记测试。5.如权利要求3所述的方法，其中所述的第三图案是位于所述的主要图案区域的中心，且转移至所述的半导体芯片上的所述的第三图案是用来进行所述的相移掩膜的所述的相角测试以及所述的透光率测试。6.如权利要求1所述的方法，其中所述的第一图案是为一集成电路的部分图案。7.如权利要求1所述的方法，其中所述的第一图案、所述的第二图案以及所述的第三图案均是由所述的掩膜基底、一相移层以及一遮蔽层所构成。8.如权利要求7所述的方法，其中所述的第二图案以及所述的第三图案均包含有一由所述的掩膜基底以及所述的相移层所构成的十字型图案。9.如权利要求7所述的方法，其中所述的掩膜基底是由石英所构成，所述的相移层是由硅化钼所构成，而所述...

【专利技术属性】
技术研发人员：杜林炘，林坤荣，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]