半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种使半导体装置薄型化的制造方法。在半导体基板（１０）的表面的各区域（１０Ａ）中形成集成电路。对半导体基板（１０）进行机械研磨，以便保留为比缺陷从半导体基板（１０）的背面到达表面的深度还厚。接着，根据主要利用化学反应的蚀刻，至少要再削薄机械研磨工序后的所述半导体基板（１０）的背面的凹凸量的厚度。这样，通过使半导体基板（１０）的背面更平滑，从而在以后的工序中，即使在利用绝缘树脂层（１２），将下部支撑基体（１６）粘接固定在半导体基板（１０）的背面上，以形成层叠体时，也可以使应力不集中到半导体基板（１０）的背面的凹凸部分上，从而可以提高半导体装置的动作的可靠性。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置的薄型化。
技术介绍
近年来，由于产品的小型化、轻型化，故作为部件的半导体装置的薄型化技术正在发展。以往，为了使半导体装置薄型化，有机械地研磨半导体基板的背面的方法。例如，用研磨机(grinder)进行研磨的方法由于生产率高而被广泛应用。但是，若机械地研磨半导体基板的背面，则在半导体基板的内部产生结晶缺陷。该结晶缺陷会从半导体基板的背面延及到一定的深度，若将半导体基板研磨得过薄，则其结晶缺陷会直达半导体基板的表面，对形成于半导体基板表面的集成电路的特性造成严重影响。另一方面，采用干蚀刻或湿蚀刻而削薄半导体基板的方法，虽然可以认为半导体基板上发生结晶缺陷的深度浅，但生产率不高。在削薄半导体基板时，若采用生产率高的机械研磨对半导体基板的背面进行研磨的方法，则在半导体基板内部，从半导体基板的背面到一定深度为止会产生结晶缺陷。另一方面，若采用干蚀刻或湿蚀刻的方法，以便极力使半导体基板的内部不产生结晶缺陷，则生产率低。本专利技术鉴于上述问题，其目的在于，提供一种既可以减少机械研磨引起的结晶缺陷的影响，又可以将生产率高的半导体装置薄型化的制造方法。
技术实现思路
为了实现本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，包括：　　　　对已在表面上形成集成电路的半导体基板的背面进行机械研磨的第一工序；　　　　将所述半导体基板的背面进行主要利用化学反应的蚀刻的第二工序，　　　　所述第一工序，将所述半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，　　　　所述第二工序，至少要再削薄所述第一工序后的所述半导体基板的背面的凹凸量的厚度。

【技术特征摘要】
JP 2003-6-10 2003-1650941.一种半导体装置的制造方法，其特征在于，包括对已在表面上形成集成电路的半导体基板的背面进行机械研磨的第一工序；将所述半导体基板的背面进行主要利用化学反应的蚀刻的第二工序，所述第一工序，将所述半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，所述第二工序，至少要再削薄所述第一工序后的所述半导体基板的背面的凹凸量的厚度。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第二工序后，还包括利用树脂层在所述半导体基板背面上粘接固定支撑基体，并形成层叠体的第三工序。3.一种半导体装置的制造方法，其特征在于，包括在半导体基板的表面上的由划线所划分的各区域上形成集成电路的同时，跨越相邻的所述集成电路的各区域的边界形成内部配线的第一工序；利用绝缘树脂层，在所述半导体基板的表面上，粘接固定覆盖所述集成电路的形成区域的上部支撑基体的第二工序；保留所述下部支撑基体的一部分，沿着所述位置线，形成使所述绝缘树脂以及内部配线的一部分露出的沟槽的第三工序；覆盖所述半导体基板的表面及所述沟槽，成膜金属膜的第四工序；图案形成所述金属膜，并形成外部配线的第五工序；对所述半导体基板的背面进行机械研磨的第六工序；对所述半导体基板的背面进行主要利用化学反应的蚀刻的第七工序；沿着位置线除去所述半导体基板的第八工序；和沿着位置线进行切削...

【专利技术属性】
技术研发人员：佐佐木薰，山本佳司，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]