【技术实现步骤摘要】
本专利技术涉及一种具有静电放电(ESD)保护电路的半导体集成电路装置，特别涉及一种拥有提高输入、输出、输入出电路及内部电路的ESD保护能力的ESD保护电路的半导体集成电路装置。
技术介绍
近年来，在半导体集成电路装置的进程中，为了适应细微化及高密度化的技术进步，高集成化正在进一步地发展。伴随着高集成化的发展，半导体集成电路装置因静电放电(以下称为浪涌电流(surge))而带来的破坏变得越来越小。例如，从外部连接用端子侵入的浪涌电流使输入电路、输出电路、输入出电路或内部电路等元件受到破坏，元件性能降低的可能性变大。因此，具备附带在外部连接用端子上，用来保护输入电路、输出电路、输出入电路或内部电路不受浪涌电流的破坏的保护电路变得越来越多。图9为示出了以往拥有静电放电保护电路的半导体集成电路装置的输出电路及其周围的结构的电路图。如图9所示，以往的半导体集成电路装置包括外部连接用端子101、静电放电保护电路102、输出电路103、输出前置缓冲电路104、内部电路121及电源间静电放电保护电路122。设置静电放电保护电路102及电源间静电放电保护电路122使其保护输出电...
【技术保护点】
一种半导体集成电路装置，其特征在于：包括：外部连接用端子、连接在前述外部连接用端子的静电放电保护电路、连接在前述静电放电保护电路的电源线、连接在前述静电放电保护电路的接地线、及连接在前述电源线和前述接 地线且拥有栅极绝缘型元件的电源间静电放电保护电路；前述电源间静电放电保护电路具备能够控制前述栅极绝缘型元件的栅极电压的第１栅极电压控制电路。
【技术特征摘要】
JP 2003-7-24 2003-2788761.一种半导体集成电路装置，其特征在于包括外部连接用端子、连接在前述外部连接用端子的静电放电保护电路、连接在前述静电放电保护电路的电源线、连接在前述静电放电保护电路的接地线、及连接在前述电源线和前述接地线且拥有栅极绝缘型元件的电源间静电放电保护电路；前述电源间静电放电保护电路具备能够控制前述栅极绝缘型元件的栅极电压的第1栅极电压控制电路。2.根据权利要求第1项所述的半导体集成电路装置，其特征在于前述栅极绝缘型元件为源极连接在前述接地线、漏极连接在前述电源线的第1N型MIS晶体管；前述第1栅极电压控制电路包括一端连接在前述电源线且另一端连接在前述第1N型MIS晶体管的栅极的电容、及一端连接在接地线且另一端连接在前述第1N型MIS晶体管的栅极的电阻体。3.根据权利要求第1项所述的半导体集成电路装置，其特征在于前述栅极绝缘型元件为源极连接在前述接地线、漏极连接在前述电源线的第1N型MIS晶体管；前述第1栅极电压控制电路包括输出连接在前述第1N型MIS晶体管的栅极且拥有奇数个反相器的第1反相器部、一端连接在前述电源线且另一端连接在前述第1反相器部的输入的电阻体、及一端连接在前述接地线且另一端连接在前述第1反相器部的输入的电容。4.根据权利要求第1项所述的半导体集成电路装置，其特征在于前述栅极绝缘型元件为源极连接在前述接地线、漏极连接在前述电源线的第1N型MIS晶体管；前述第1栅极电压控制电路包括输出连接在前述第1N型MIS晶体管的栅极且拥有偶数个反相器的第1反相器部、一端连接在前述接地线且另一端连接在前述第1反相器部的输入的电阻体、及一端连接在前述电源线且另一端连接在前述第1反相器部的输入的电容。5.根据权利要求第1项所述的半导体集成电路装置，其特征在于前述栅极绝缘型元件为源极连接在前述接地线、漏极连接在前述电源线的第1N型MIS晶体管；前述第1栅极电压控制电路包括输出连接在前述第1NMIS晶体管的栅极的第1施密特触发电路、一端连接在前述电源线且另一端连接在前述第1施密特触发电路的输入的电阻体、及一端连接在前述接地线且另一端连接在前述第1施密特触发电路的输入的电容。6.根据权利要求第1项所述的半导体集成电路装置，其特征在于前述电源间静电放电保护电路还包括源极连接在前述电源线且漏极连接在前述接地线的第1P型MIS晶体管；及能够控制前述第1P型MIS晶体管的栅极电压的第2栅极电压控制电路。7.根据权利要求第6项所述的半导体集成电路装置，其特征在于前述第2栅极电压控制电路还包括一端连接在前述电源线且另一端连接在前述第1P型MIS晶体管的栅极的电阻体；及一端连接在前述接地线且另一端连接在前述第1P型MIS晶体管的栅极的电容。8.根据权利要求第6项所述的半导体集成电路装置，其特征在于前述...
【专利技术属性】
技术研发人员：荒井胜也，甲上岁浩，宇佐美志郎，薮洋彰，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。