【技术实现步骤摘要】
本专利技术一般涉及一种静电放电(ESD)装置,且尤其涉及一种能够在IC正常运作期间充当一个二极管且在ESD事件期间充当一个寄生SCR结构的ESD装置。
技术介绍
集成电路中已经广泛使用ESD装置来防止静电引起的损害。一般而言,ESD装置占用集成电路的实质晶粒面积,增加了制造成本。此外,归因于导线的传导特性和ESD装置通常具有较大尺寸,流过ESD装置的电流是不均匀的,因而影响了ESD装置的电气特性,例如击穿电压。因此,迫切需要一种具有改进的电气特性、占用较少实质晶粒面积的ESD装置。
技术实现思路
根据本专利技术的一方面,一ESD装置包括形成于一N阱的内部的多个P+区域和N+区域。所述多个P+区域和多个N+区域在一序列中彼此相邻而形成,且位于所述序列的两端中的区域是所述N+区域。ESD装置的触发依据静电现象发生时由互补掺杂区域的接面击穿而达成。根据本专利技术的另一方面,所述ESD装置与一衬垫集成且形成于所述衬垫下方。因为ESD装置形成于衬垫下方,所以ESD装置不占用额外的芯片面积。根据本专利技术的另一方面,因为所述衬垫是一板状导体(platedconductor)且具有一较大表面积,使得所述ESD装置中的电流能够均匀地分布。根据本专利技术的另一方面,ESD装置亦包括互补掺杂极性(complementarydoping polarity)。附图说明在结合附图考虑本专利技术的较佳实施例及以下的描述后,所属领域的技术人员将易明了本专利技术的这些和其它目的、特征和优点。图1显示根据本专利技术的一实施例的ESD装置的横截面图。图2显示根据本专利技术的另一实施例的ESD ...
【技术保护点】
一种静电放电装置,其特征在于其包括:一P衬底;一N阱,其形成于所述P衬底中;一第一N+区域,其形成于该P衬底中,所述第一N+区域与所述N阱相隔离;一第一P+区域,其形成于该P衬底中,所述第一P+区域与所述N阱 和所述第一N+区域相隔离;多个形成于所述N阱的内部的第二P+区域;多个形成于所述N阱的内部的第二N+区域,所述第二N+区域中的两个N+区域位于所述N阱的两边界旁;一第一电极,其经由一第一电导体连接到至少一个所述第二N +区域和至少一个邻接于所述第二N+区域旁的所述第二P+区域,其中所述第一电导体由一金属制成;和一第二电极,其经由一第二电导体连接到至少一个所述第一P+区域和至少一个所述第一N+区域,其中所述第二电导体由所述金属制成。
【技术特征摘要】
US 2005-3-14 11/079,9941.一种静电放电装置,其特征在于其包括一P衬底;一N阱,其形成于所述P衬底中;一第一N+区域,其形成于该P衬底中,所述第一N+区域与所述N阱相隔离;一第一P+区域,其形成于该P衬底中,所述第一P+区域与所述N阱和所述第一N+区域相隔离;多个形成于所述N阱的内部的第二P+区域;多个形成于所述N阱的内部的第二N+区域,所述第二N+区域中的两个N+区域位于所述N阱的两边界旁;一第一电极,其经由一第一电导体连接到至少一个所述第二N+区域和至少一个邻接于所述第二N+区域旁的所述第二P+区域,其中所述第一电导体由一金属制成;和一第二电极,其经由一第二电导体连接到至少一个所述第一P+区域和至少一个所述第一N+区域,其中所述第二电导体由所述金属制成。2.根据权利要求1所述的静电放电装置,其特征在于其中所述N阱的宽度可藉由置放于所述N阱边界的所述第二N+区域相对位置而调整,其中缩短所述N阱的宽度减少所述静电放电装置的一寄生SCR结构的一击穿电压,且延伸所述N阱的宽度增加所述静电放电装置的所述寄生SCR结构的所述击穿电压。3.根据权利要求1所述的静电放电装置,其特征在于其中所述第二P+区域和所述第二N+区域彼此相邻形成且以一交错方式排列。4.根据权利要求2所述的静电放电装置,其特征在于所述静电放电装置形成于一衬垫下方。5.根据权利要求3所述的静电放电装置,其特征在于所述静电放电装置形成于一衬垫下方。6.根据权利要求4所述的静电放电装置,其特征在于其特征在于其中所述衬垫连接到所述第一和第二电极中的一个,而不连接到所...
【专利技术属性】
技术研发人员:黄志丰,简铎欣,林振宇,杨大勇,
申请(专利权)人:崇贸科技股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。