电容装置及其制造方法制造方法及图纸

本发明专利技术揭示一种形成于半导体基底上的去耦合电容装置。上述半导体基底包括一应变硅层；一实质上为平面的下电极形成于部分应变硅层中以及一电容介电层形成于下电极上；一实质上为平面的上电极形成于电容介电层之上；上述上电极连接至第一参考电压线，以及下电极连接至第二参考电压线。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种半导体装置，特别是有关于一种具改良性质的电容装置及其制作方法。
技术介绍
在半导体集成电路芯片中的电源供应线是提供电源致使该集成电路的主动及被动组件充/放电。例如，当脉冲产生一转换时，数字的互补式金氧半(CMOS)线路导引(draw)一电流。当线路于运作状态时，电源供应线必须维持一具有高相对强度的瞬时电流。并导致一电压噪声于该电源供应在线。当瞬时电流的扰动时间很短时，或当寄生电感或寄生阻抗很大时，于电源供应在线的电压会发生扰动。于最新技术应用的线路中，集成电路的操作频率的数量级约从几百个百万赫兹(MHz)至，几个十亿万赫兹(GHz)。在此线路中，脉冲讯号的上升时间非常短致使电源供应在线的电压扰动会非常大。于电源供应在线所产生不想要的电压扰动会导致内部讯号上的噪声以及噪声边界(margin)的衰减。此噪声边界(margin)的衰减会导致线路可靠度降低，甚至导致线路的失效。为了降低电源供应在线的电压扰动，一般采用滤波电容(filteringcapacitor)或去耦合电容(decoupling capacitor)置于两不同的电源供应线的端点之间或置于电源供应线本文档来自技高网...

【技术保护点】
一种电容装置，包括：一应变半导体层；一下电极，形成于部分应变该半导体层内；一电容介电层，位于该下电极之上；一上电极，位于该电容介电层之上；以及至少一下电极接触区域，形成于邻近该下电极的应变半导体层内， 该至少一下电极接触区域被掺杂成第一型导体，其中该下电极操作上是第一型导体形式。

【技术特征摘要】
US 2003-7-25 10/627,2181.一种电容装置，包括一应变半导体层；一下电极，形成于部分应变该半导体层内；一电容介电层，位于该下电极之上；一上电极，位于该电容介电层之上；以及至少一下电极接触区域，形成于邻近该下电极的应变半导体层内，该至少一下电极接触区域被掺杂成第一型导体，其中该下电极操作上是第一型导体形式。2.根据权利要求1所述的电容装置，其中该电容是去耦合电容，该上电极是连接至一第一电源供应线且该下电极是连接至一接地线以及该上电极是连接至一第一电源供应线且该下电极是连接至一第二电源供应线。3.根据权利要求1所述的电容装置，其中更包括一隔离区域邻近于该下电极。4.根据权利要求1所述的电容装置，其中该应变半导体层是一应变硅层，且该电容装置包括一硅锗层，位于该应变硅层之下。5.根据权利要求1所述的电容装置，其中更包括一绝缘层，位于该应变半导体层之下。6.根据权利要求5所述的电容装置，其中该下电极是以平台隔绝的方式与邻近的组件隔离。7.根据权利要求1所述的电容装置，其中该电容介电层包括高介电常数的介电材料，其介电值大于10。8.根据权利要求1所述的电容装置，其中该下电极是以第一导电型掺杂以及该下电极接触区是以第二导电型掺杂。9.根据权利要求1所述的电容装置，其中更包括多个间隙壁形成于上电极侧边。10.根据权利要求9所述的电容装置，其中更包括一蚀刻停止层形成于上电极及所述的间隙壁之上。11.一种电容装置，做为电路中的去耦合电容，包括一半导体基板包含一应变硅层；一实质上平坦的下电极，形成于部分该应变硅层内；一电容介电层，位于该下电极之上；以及一实质上平坦的上电极，位于该电容介电层之上；其中该上电极连接至一第一参考电压线以及该下电极连接至一第二参考电压线。12.根据权利要求11所述的电容装置，其中该上电极是连接至一第一电源供应线以及该下电极是连接至一接地线。13.根据权利要求11所述的电容装置，其中该上电极是连接至一第一电源供应线以及该下电极是连接至一第二电源供应线。14.根据权利要求11所述的电容装置，其中该该半导体基板更包括一硅锗层，位于该应变硅层之下。15.根据权利要求11所...

【专利技术属性】
技术研发人员：杨育佳，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]