具有改良的漏极触点的沟槽双扩散金属氧化半导体器件制造技术

一种沟槽ＤＭＯＳ晶体管器件，其包括：（ａ）第一导电类型的衬底；（ｂ）衬底上的第一导电类型的外延层，其中，该外延层比衬底具有较低的多数载流子浓度；（ｃ）沟槽，其从外延层的上表面延伸到外延层中；（ｄ）绝缘层，其衬于沟槽的至少一部分里；（ｅ）邻近绝缘层的沟槽内的导电区域；（ｆ）第二导电类型的主体区域，其设置在外延层的上部和邻近的沟槽内；（ｇ）在主体区域的上部和邻近的沟槽内的第一导电类型的源极区域；以及（ｈ）一个或更多低电阻率纵深区域，其由外延层的上部表面延伸到器件中。该低电阻率纵深区域用作为提供与衬底的电接触，其是器件的公共漏极区域。通过以这个方式构建沟槽ＤＭＯＳ晶体管，可在器件的单一表面设置所有源极、漏极和栅极触点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及沟槽双扩散金属氧化半导体(DMOS)器件，尤其涉及带有改良的触点特征的沟槽DMOS器件。
技术介绍
DMOS(双扩散MOS)晶体管是一种金属氧化物半导体场效应晶体管(MOSFET)，该MOSFET应用扩散来形成晶体管区域。DMOS晶体管典型地用作功率晶体管，该功率晶体管用于高压功率集成电路。DMOS晶体管提供每一单位面积的高电流，这里每一单位面积需要低的正向电压下降。DMOS晶体管的一个特殊类型是所谓的沟槽DMOS晶体管，在沟槽DMOS晶体管中，垂直形成沟道，且在源极和漏极之间延伸的沟槽内形成栅极。沟槽里衬着薄氧化层，并由多晶硅(如多晶体硅)填充，允许少量电流流动，从而提供较低值的特定导通电阻。在美国专利5,072,266、5,541,425和5,866,931中公开了沟槽DMOS晶体管的例子，在此作为参考。图1示出了半六边形形状的现有技术的沟槽DMOS结构21。该结构包括n+衬底23，其上生长一具有预定深度depi的轻微掺杂n外延层25。在外延层25内，提供p主体区域27(p，p+)。如图中所示，p主体区域27是充分平坦的(除了中央区域内)，位于距离外延层27顶部本文档来自技高网...

【技术保护点】
一种沟槽ＤＭＯＳ晶体管器件，其包括：第一导电类型的衬底，所述衬底用作为所述器件的公共漏极区域；在所述衬底上的所述第一导电类型的外延层，所述外延层比所述衬底具有较低的多数载流子浓度；从所述外延层上部表面延伸到所述外延层 的沟槽；衬于所述沟槽的至少一部分的绝缘层；邻近所述绝缘层的所述沟槽内的导电区域；设置在所述外延层的上面部分和邻近的所述沟槽内的第二导电类型的主体区域；在所述主体区域的上面部分和邻近的所述沟槽内的所述第一导电类 型的源极区域；从所述外延层的上表面延伸到所述器件的低电阻率纵深区...

【技术特征摘要】
US 2001-10-30 10/021,4191.一种沟槽DMOS晶体管器件，其包括第一导电类型的衬底，所述衬底用作为所述器件的公共漏极区域；在所述衬底上的所述第一导电类型的外延层，所述外延层比所述衬底具有较低的多数载流子浓度；从所述外延层上部表面延伸到所述外延层的沟槽；衬于所述沟槽的至少一部分的绝缘层；邻近所述绝缘层的所述沟槽内的导电区域；设置在所述外延层的上面部分和邻近的所述沟槽内的第二导电类型的主体区域；在所述主体区域的上面部分和邻近的所述沟槽内的所述第一导电类型的源极区域；从所述外延层的上表面延伸到所述器件的低电阻率纵深区域，所述低电阻率纵深区域用作为与所述衬底提供电接触。2.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述低电阻率纵深区域具有0.01Ω-cm或更小的电阻率，并至少延伸从所述外延层的所述上表面至所述衬底的距离的20％。3.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述纵深区域包括所述第一导电类型的半导体区域。4.如权利要求3所述的沟槽DMOS晶体管器件，其中，所述纵深区域一直延伸至所述衬底。5.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述纵深区域包括金属性区域。6.如权利要求5所述的沟槽DMOS晶体管器件，其中，所述金属性区域包括铝。7.如权利要求5所述的沟槽DMOS晶体管器件，其中，所述纵深区域一直延伸至所述衬底。8.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述纵深区域包括掺杂的多晶硅区域。9.如权利要求8所述的沟槽DMOS晶体管器件，其中，所述纵深区域一直延伸至所述衬底。10.如权利要求1所述的沟槽DMOS晶体管器件，其中，在所述器件内设置多个纵深区域。11.如权利要求1所述的沟槽DMOS晶体管器件，进一步包括邻近所述纵深区域的上表面的金属性漏极接触、邻近所述源极区域的上表面的金属性源极接触，以及邻近远离所述源极区域的终止区域中的所述导电区域的上表面的金属性栅极触点。12.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述器件包括多个正方形或六边形的晶体管元件。13.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述沟槽DMOS晶体管器件是硅器件。14.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述第一绝缘层是氧化层。15.如权利要求1所述的沟槽DMOS晶体管器件，其中，导电区域是掺杂的多晶硅区域。16.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述第一导电类型是N-型导电类型，而所述第二导电类型是P-型导电类型。17.如权利要求1所述的沟槽DMOS晶体管器件，其中，所述衬底是N+衬底，所述外延层是N外延层，所述主体区域是P区域，所述源极区域是N+区域。18.一种沟槽DMOS晶体管器件，其包括N-型导电类型的硅衬底，所述衬底用作为所述器件的漏极区域；在所述衬底上的所述N-型导电类型的硅外延层，所述外延层具有比所述衬底...

【专利技术属性】
技术研发人员：石甫渊，苏根政，威廉约翰纳尔逊，约翰E阿马托，
申请(专利权)人：通用半导体公司，
类型：发明
国别省市：US[美国]