半导体装置的测试方法制造方法及图纸

一种半导体装置的测试方法，包括：将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；对各分隔区域中的关键路径进行延迟测试。从而可以准确地筛选半导体装置。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
在中，为了保证速度性能，需要测量预定关键路径的信号延迟。所谓关键路径是指逻辑电路的信号路径中如果没有在规定时间内传达信号就会出现错误动作的路径。由于半导体装置越来越小型化，在同一半导体内各区域的过程参数会有所差别。因此，延迟时间也会不同。这样，会出现和当初设想的关键路径相比其信号传输的延迟时间增加的路径，从而不能保证预定的运算速度。
技术实现思路
因此，本专利技术的主要的目是提供一种，即便是因为过程偏差使实际芯片的关键路径和设计过程中的关键路径不同的情况下，该方法也能通过对于关键路径的延迟测试准确地筛选半导体装置。通过下面的描述，本专利技术的其它的目的、特征和优点将会更加清楚。为了解决上述问题，根据本专利技术的通过如下方式形成。1)根据本专利技术的包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；和对各分隔区域中的关键路径进行延迟测试。根据这种测试方法，在各分隔区域中设定关键路径，从而进行延迟测试。因此，即便是因为过程偏差使实际芯片的关键路径和设计过程中的关键路径不同的情况下，也可以通过对关键路径进行延迟测试准确地筛选半导体装置。2)根据本专利技术的包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中存在的所有布线；提取通过所提取的布线连接寄存器的路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；和对各分隔区域中的关键路径进行延迟测试。根据这种测试方法，只要没有寄存器的分隔区域中包含布线和逻辑门，也能提取和选择关键路径。并对各个分隔区域中的关键路径进行延迟测试。因此，即便是因为过程偏差使实际芯片的关键路径和设计过程中的关键路径不同的情况下，也可以通过对关键路径进行延迟测试准确地筛选半导体装置。3)根据本专利技术的包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；基于各分隔区域的过程信息选择信号传输中延迟时间最大的分隔区域；和对各分隔区域中的关键路径进行延迟测试。根据这种测试方法，利用过程信息，预先选择延迟时间最大的分隔区域，仅对所选择区域中的关键路径进行延迟测试。所以，和测试所有分隔区域的情况相比，能够提高半导体装置的筛选效率。4)根据本专利技术的包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中存在的所有布线；提取通过所提取的布线连接寄存器的路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；基于各分隔区域的过程信息选择信号传输中延迟时间最大的分隔区域；和对各分隔区域中的关键路径进行延迟测试。根据这种测试方法，只要没有寄存器的分隔区域中包含布线和逻辑门，也能提取和选择关键路径。此外，利用过程信息，预先选择信号传输的延迟时间最大的分隔区域，仅对所选择区域中的关键路径进行延迟测试。所以，和测试所有分隔区域的情况相比，能够提高半导体装置的筛选效率。5)根据本专利技术的包括将半导体装置中的区域划分为多个分隔区域；从各分隔区域的排列坐标信息判断各个分隔区域中存在的寄存器，提取从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；和对各分隔区域中的关键路径进行延迟测试。根据这种测试方法，利用排列坐标数据判断寄存器的位置。所以，即使存在寄存器跨越分隔区域的情况，也能够容易地决定其属于哪一个分隔区域。6)根据本专利技术的包括 将半导体装置中的区域划分为多个分隔区域；以得到半导体装置中最大寄存器间延迟时间的方式，通过从最上段分隔区域到垂直方向上对应的最下段分隔区域排列和布线寄存器和逻辑门来形成测试路径；和对各分隔区域中的关键路径进行延迟测试。根据这种测试方法，不提取所有分隔区域的候选路径，就可以进行延迟测试。此外，因为输入寄存器和输出寄存器是以正逻辑电路或是负逻辑电路直接连接的，所以在测试模式生成中初始化模式、过渡模式和期待值模式的生成就很容易。7)根据本专利技术的包括将半导体装置中的区域划分为多个分隔区域；以得到半导体装置中最大寄存器间延迟时间的方式，通过从最上段分隔区域到垂直方向上对应的最下段分隔区域排列和布线寄存器和逻辑门来形成测试路径；和同时对水平方向排列的所有分隔区域中的测试路径进行延迟测试。根据这种测试方法，对水平方向排列的所有分隔区域中的测试路径同时进行延迟测试，因此缩短了测试所需时间。8)根据本专利技术的包括将半导体装置中的区域划分为多个分隔区域；以得到半导体装置中最大寄存器间延迟时间的方式，通过从最上段分隔区域到垂直方向上对应的最下段分隔区域排列和布线寄存器和逻辑门来形成测试路径；从用于设置数据的寄存器对最上段的分隔区域的寄存器设置测试数据；和同时对水平方向排列的所有分隔区域中的测试路径进行延迟测试。根据这种测试方法，因为由数据设置寄存器对作为测试对象的寄存器设置测试数据，所以不需要额外提供测试端子。9)根据本专利技术的半导体装置的设计方法包括布置将要安装的逻辑电路；在完成布置后划分半导体装置中的区域；以满足设计规则并得到半导体装置中最大寄存器间延迟时间的方式，通过从最上段分隔区域到垂直方向上对应的最下段分隔区域排列和布线寄存器和逻辑门来形成测试路径；和通过测量测试路径的信号传输的延迟时间进行延迟测试。根据这种设计方法，可以在不影响逻辑电路的定时的情况下，额外提供例如用于延迟测试的寄存器、逻辑门和布线等的测试电路。10)根据本专利技术的半导体装置的设计方法包括布置将要安装的逻辑电路；在进行布置时划分半导体装置中的区域；在进行布置时，以满足设计规则并得到半导体装置中最大寄存器间延迟时间的方式，通过从最上段分隔区域到垂直方向上对应的最下段分隔区域排列和布线寄存器和逻辑门来形成测试路径；和在进行布置时，通过测量测试路径的信号传输的延迟时间进行延迟测试。与上述9)的不同之处在于，在10)中是用“在进行布置时”代替“完成布置后”。根据这种设计方法，在进行定时校验的同时可以完成布置图设计，所以能够减少设计步骤。11)根据本专利技术的半导体装置包括多个寄存器；连接各个寄存器和其它寄存器的多个路径；分别配置在从水平和垂直划分整个区域形成的多个分隔区域中的多个寄存器，该多个寄存器存储各个分隔区域的过程信息。12)根据本专利技术的半导体装置包括多个寄存器；连接各个寄存器和其它寄存器的多个路径；配置在从水平和垂直划分整个区域形成的多个分隔区域的各个最上段分隔区域和最下段分隔区域中的多个用于延迟测试的寄存器；和连接在垂直方向上彼此对应的用于延迟测试的各个寄存器的多个测试路径。13)根据本专利技术的半导体装置，在12)的结构中进一步包括对用于延迟测试的寄存器的各个输入选择扫描数据和过渡数据的多个选择器；设置选择器的各个输入的过渡数据的多个设置端子；和对各个选择器施加选择器控制信号的选择器控制端子。14)根据本专利技术的半导体装置，在12)的结构中进一步包括对用于延迟测试的寄本文档来自技高网...

【技术保护点】
一种半导体装置的测试方法，包括：将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路 径；和对各分隔区域中的关键路径进行延迟测试。

【技术特征摘要】
JP 2003-9-9 2003-3163151.一种半导体装置的测试方法，包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；和对各分隔区域中的关键路径进行延迟测试。2.一种半导体装置的测试方法，包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中存在的所有布线；提取通过所提取的布线连接寄存器的路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；和对各分隔区域中的关键路径进行延迟测试。3.一种半导体装置的测试方法，包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；基于各分隔区域的过程信息选择信号传输中延迟时间最大的分隔区域；和对各分隔区域中的关键路径进行延迟测试。4.一种半导体装置的测试方法，包括将半导体装置中的区域划分为多个分隔区域；提取各个分隔区域中存在的所有布线；提取通过所提取的布线连接寄存器的路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；基于各分隔区域的过程信息选择信号传输中延迟时间最大的分隔区域；和对各分隔区域中的关键路径进行延迟测试。5.一种半导体装置的测试方法，包括将半导体装置中的区域划分为多个分隔区域；从各分隔区域的排列坐标信息判断各个分隔区域中存在的寄存器，提取从寄存器到其它寄存器的所有路径作为候选路径；计算候选路径的信号传输的延迟时间，选择各分隔区域中延迟时间最大的候选路径作为关键路径；和对各分隔区域中的关键路径进行延迟测试。6.一种半导体装置的测试方法，包括将半导体装置中的区域划分为多个分隔区域；以得到半导体装置中最大寄存器间延迟时间的方式，通过从最上段分隔区域到垂直方向上对应的最下段分隔区域排列和布线寄存器和逻辑门来形成测试路径；和对各分隔区域中的关键路径进行延迟测试。7.一种半导体装置的测试方法，包括将半导体装置中的区域划分为多个分隔区域；以得到半导体装置中最大寄存器间延迟时间的方式，通过从最上段分隔区域到垂直方向上对应的最下段分隔区域排列和布线寄存器和逻辑门来形成测试路径；和同时...

【专利技术属性】
技术研发人员：岛村秋光，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]