用于擦除在制造集成电路过程中累积的电荷的方法和设备技术

一种用于通过光学手段减少集成电路中的电荷累积的过程包括将所述集成电路或者其中部分暴露在宽带辐射源下。该过程有效地减少了在制造集成电路中产生的电荷累积。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
本公开文件总体上涉及用于制造集成电路的过程和设备，更具体说，涉及用于通过光学手段去除或减少在制造集成电路器件期间所产生的电荷累积的过程和设备。在工业上已经提出或者使用了多种采用非易失性存储器(NVM)阵列的集成电路。非易失性存储器阵列通常基于浮栅技术。这种技术指的是通过氧化物层或电介质层将电荷转移到导电的浮栅，然后在该浮栅处存储或者去除电荷。采用浮栅技术的非易失性存储器阵列器件的实例是可擦可编程只读存储器(“EPROM”)器件，该器件可被读取、擦除和写入(即可编程)。EPROM一般使用浮栅场效应晶体管，该晶体管具有取决于在该浮栅上电荷存在或缺失的双态。通过将电荷即电子存储在浮栅中，从而将数据存储在非易失性存储器器件中。可以获得多种EPROM。在传统的和最基本的形式中，EPROM通过电学的方法进行编程，并且通过暴露在紫外光下进行擦除。这些类型的EPROM通常指的是紫外可擦除可编程只读存储器(“UVEPROM”)。通过在UVEPROM晶体管的漏极和源极之间通以高电流同时给栅极施加正电势来编程UVEPROM。在栅极上的正电势吸引从漏极到源极的沟道电流的高能(即热)电子，在该沟道电流中本文档来自技高网...

【技术保护点】
一种用于去除在集成电路的制造期间的电荷累积的过程，该过程包括：将该集成电路曝光在一种强度的宽带辐射图案下一段时间，所述的强度和时间可以有效地减少在集成电路制造期间的电荷累积。

【技术特征摘要】
US 2001-11-30 10/000,7721.一种用于去除在集成电路的制造期间的电荷累积的过程，该过程包括将该集成电路曝光在一种强度的宽带辐射图案下一段时间，所述的强度和时间可以有效地减少在集成电路制造期间的电荷累积。2.根据权利要求1的过程，其中该集成电路包括浮栅结构。3.根据权利要求1的过程，其中该宽带辐射图案包括至少一种波长，所述波长小于大约280nm并且FWHM大于大约10nm。4.根据权利要求1的过程，其中该宽带辐射图案包括至少一种波长，所述波长小于大约280nm并且FWHM大于大约20nm。5.根据权利要求1的过程，其中该宽带辐射图案包括至少一种波长，所述波长为大约180nm到大约280nm并且FWHM大于大约10nm。6.根据权利要求1的过程，其中该宽带辐射图案包括至少一种波长，所述波长为大约180nm到大约250nm并且FWHM大于大约20nm。7.根据权利要求1的过程，其中该宽带辐射图案是从微波驱动的无电极灯泡中产生的。8.根据权利要求1的过程，其中该浮栅结构包括浮栅电极、导电栅电极和插入在该浮栅电极和该导电栅电极之间的绝缘层。9.根据权利要求1的过程，进一步包括加热晶片。10.根据权利要求1的过程，其中将该集成电路曝光在该宽带辐射图案下是发生于在该集成电路中形成至少一层导电层之后。11.一种用于减少在集成电路的制造期间在浮栅电极上累积的电荷的过程，该过程包括将该集成电路放置在处理室中，其中该集成电路包括浮栅电极；以及将该集成电路曝光在一种强度的宽带辐射图案下一段时间...

【专利技术属性】
技术研发人员：A亚诺斯，I贝里，A辛诺特，K斯图尔特，
申请(专利权)人：艾克塞利斯技术公司，
类型：发明
国别省市：US[美国]