【技术实现步骤摘要】
本专利技术涉及一种，特别涉及包括具有LLD(Lightly Doped Drain)构造的MOS(Metal Oxide Semiconductor)晶体管的。
技术介绍
随着半导体集成电路的高集成化及缩小化，要求抑制设置在半导体集成电路中的MOS晶体管的短沟道效应及提高其驱动能力，因此一般在MOS晶体管中采用LDD构造。LDD构造是在源极区域及漏极区域的端部设置了低浓度的杂质区域(LDD区域)。一般来讲，在栅极电极的侧壁绝缘膜形成前，预先以栅极电极为掩膜离子注入低浓度的杂质，由此形成该LDD区域。但是，有时在同一半导体衬底上形成LDD区域的结深不同的多个MOS晶体管。这是因为在半导体集成电路内使用多个电源电压的情况下，各MOS晶体管所要求的可靠性不同等缘故。这样在同一半导体衬底上形成LDD区域的结深不同的多个MOS晶体管的情况下，在上述半导体衬底上使抗蚀剂膜图形化，使得露出具有预定结深的MOS晶体管的形成预定区域，并进行杂质的离子注入。之后，剥离上述抗蚀剂膜。并且，每形成具有不同结深的MOS晶体管的LDD区域，都反复进行这些工序。抗蚀剂膜的剥离工序，用例如灰...
【技术保护点】
一种半导体器件的制造方法，该半导体器件具有在半导体衬底上形成的多个ＭＯＳ晶体管，上述半导体器件的制造方法的特征在于包括：在上述半导体衬底上，分别与上述多个ＭＯＳ晶体管相对应地形成多个栅极电极构造的工序；以及按上述多个ＭＯＳ晶体管的ＬＤＤ区域的结深度深的顺序，在上述多个栅极电极构造的两侧，在上述半导体衬底的表面内形成ＬＤＤ区域的工序。
【技术特征摘要】
JP 2004-1-22 013992/20041.一种半导体器件的制造方法，该半导体器件具有在半导体衬底上形成的多个MOS晶体管，上述半导体器件的制造方法的特征在于包括在上述半导体衬底上，分别与上述多个MOS晶体管相对应地形成多个栅极电极构造的工序；以及按上述多个MOS晶体管的LDD区域的结深度深的顺序，在上述多个栅极电极构造的两侧，在上述半导体衬底的表面内形成LDD区域的工序。2.如权利要求1所述的半导体器件的制造方法，其特征在于上述多个MOS晶体管包括第1 MOS晶体管、以及LDD区域的结深比上述第1 MOS晶体管浅的第2 MOS晶体管；形成上述LDD区域的工序，包括用第1抗蚀剂膜覆盖上述半导体衬底的形成上述第2 MOS晶体管的第2区域的工序，以上述第1抗蚀剂膜为掩膜，对上述半导体衬底的形成上述第1 MOS晶体管的第1区域注入杂质离子，形成上述第1 MOS晶体管的LDD区域的工序，剥离上述第1抗蚀剂膜的工序，用第2抗蚀剂膜覆盖上述第1区域的工序，以上述第2抗蚀剂膜为掩膜，对上述第2区域注入杂质离子，形成上述第2 MOS晶体管的LDD区域的工序，以及剥离上述第2抗蚀剂膜的工序。3.一种半导体器件的制造方法，该半导体器件具有在半导体衬底上形成的多个M...
【专利技术属性】
技术研发人员：莲见良治，宫下桂，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。