半导体器件的互连制造技术

公开了半导体器件互连的一种制作方法。此方法包括：在半导体衬底上制作介电层；在介电层中制作沟槽；将半导体衬底置于有钽靶的等离子体淀积室中；在等离子体淀积室中存在氮的情况下启动等离子体；以及在沟槽中淀积含钽和氮的超薄层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及到半导体互连冶金学
，更具体地说，涉及到互连冶金技术的阻挡层及其制作方法。
技术介绍
先进的半导体技术将铜互连冶金技术用于集成电路中有源器件的连接。典型的互连冶金学技术使用嵌入或双嵌入工艺。嵌入工艺的引线具有很窄的线条、大(大于1)的高宽比(高度除以宽度)以及高密度的特点。在嵌入工艺中，在介电层中腐蚀沟槽。淀积足够厚的导电层来填充沟槽，然后用化学机械抛光(CMP)工艺除去淀积在介电层表面上的导体。在CMP工艺之后，只留下填充在沟槽中的导电层，使填充的沟槽表面与介电层表面齐平。在嵌入工艺中，不同的互连层经由通道来连接，这些通道分别制作在插入的介电层中。在双嵌入工艺中，这些通道集中制作在同一介电层中作为导电引线。铜已成为导体冶金学技术的选择，因为它的高电导率可使较窄的引线中流过的电流较旧有的铝基互连冶金学技术所达到者更高。虽然铜改善了电迁徙及机械应力的可靠性，但通常铜是与冗余(redundant)的导体如钽一起使用，后者以薄层的形式衬在沟槽的底部和侧壁以改善可靠性。然而，钽不直接淀积在如氧化硅这样的介电层上，因为这会形成β相钽。β相钽具有200μΩ/cm的电阻率，本文档来自技高网...

【技术保护点】
一种半导体器件用的互连，包含：具有侧壁和底部的导体芯；及在所述导体芯侧壁和底部上的超薄层。

【技术特征摘要】
【国外来华专利技术】US 2001-5-11 09/853,9561.一种半导体器件用的互连，包含具有侧壁和底部的导体芯；及在所述导体芯侧壁和底部上的超薄层。2.权利要求1的互连，其中所述导体芯包含铜，所述超薄层包含氮化钽。3.权利要求1或2的互连，其中超薄层为0.5-3nm厚。4.前面任何权利要求的互连，其中超薄层包含1-7个单层的氮化钽。5.前面任何权利要求的互连，还包含导体芯与超薄层之间的冗余导体。6.权利要求5的互连，其中冗余导体包括钽。7.权利要求5或权利要求6的互连，其中冗余导体约为5-30nm厚。8.一种制作超薄氮化钽层的方法，包括提供钽靶；启动惰性气体等离子体，并在预定时间内向等离子体通入氮气流，从而在衬底上溅射氮化钽层；以及在预定时间到达后，停止所述氮气流。9.权利要求8的方法，还包括在氮化钽层的顶部上溅射钽层。10.权利要求8或权利要求9的方法，其中所述预定的时间足以产生不厚于3nm的氮化钽层。11.权利要求8-10中任一项的方法，其中所述预定的时间足以产生包含1-7个单层的氮化钽层。12.一种制作超薄氮化钽层的方法，包括提供钽靶；用氮气流过钽靶使之预充氮；以及启动惰性气体等离子体，从而在衬底上溅射氮化钽。13.权利要求12的方法，还包括在所述氮化钽层的顶部上溅射钽...

【专利技术属性】
技术研发人员：爱德华库尼三世，安东尼斯坦珀，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]