半导体器件的互连制造技术

公开了半导体器件互连的一种制作方法。此方法包括：在半导体衬底上制作介电层；在介电层中制作沟槽；将半导体衬底置于有钽靶的等离子体淀积室中；在等离子体淀积室中存在氮的情况下启动等离子体；以及在沟槽中淀积含钽和氮的超薄层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及到半导体互连冶金学
，更具体地说，涉及到互连冶金技术的阻挡层及其制作方法。
技术介绍
先进的半导体技术将铜互连冶金技术用于集成电路中有源器件的连接。典型的互连冶金学技术使用嵌入或双嵌入工艺。嵌入工艺的引线具有很窄的线条、大(大于1)的高宽比(高度除以宽度)以及高密度的特点。在嵌入工艺中，在介电层中腐蚀沟槽。淀积足够厚的导电层来填充沟槽，然后用化学机械抛光(CMP)工艺除去淀积在介电层表面上的导体。在CMP工艺之后，只留下填充在沟槽中的导电层，使填充的沟槽表面与介电层表面齐平。在嵌入工艺中，不同的互连层经由通道来连接，这些通道分别制作在插入的介电层中。在双嵌入工艺中，这些通道集中制作在同一介电层中作为导电引线。铜已成为导体冶金学技术的选择，因为它的高电导率可使较窄的引线中流过的电流较旧有的铝基互连冶金学技术所达到者更高。虽然铜改善了电迁徙及机械应力的可靠性，但通常铜是与冗余(redundant)的导体如钽一起使用，后者以薄层的形式衬在沟槽的底部和侧壁以改善可靠性。然而，钽不直接淀积在如氧化硅这样的介电层上，因为这会形成β相钽。β相钽具有200μΩ/cm的电阻率，用作冗余的导电层是太高了。而且，在与氧化硅介电层一起使用时，铜和钽需要有助粘层。一种铜和钽的助粘材料为氮化钽。当钽淀积在氮化钽上时，形成α相钽。α相钽具有12-20μΩ/cm的电阻率。此外，氮化钽也起铜扩散阻挡层的作用。铜可改变有源硅器件的特性，且必须防止其经介电层迁徙进入硅。这不仅与氧化硅介电层有关，而且当使用低κ值的介电层如SILKTM(Dow Corning，Midland，MI)时也与之有很大关系，因为低κ值材料是多孔的。然而，由于具有250-500μΩ/cm的电阻率，氮化钽不是很好的导体。随着互连密度的增高，线宽减小至0.25μm及0.25μm尺度时，这种高电阻率就变得极为重要。对于0.225μm宽和深的沟槽和25-50nm的氮化物层，氮化钽为引线截面积的30-56％，则部分抵消了铜电导率增大的得益。而且，随着沟槽高宽比的增大，达到只有一窄条铜可填充在沟槽的侧壁之间的程度，如果需要则可用铜完全填充其余的开口部分。
技术实现思路
本专利技术的第一方面为半导体器件用的互连，它包括具有侧壁和底部的导体芯；以及淀积在所述导体芯侧壁和底部上的超薄层。本专利技术的第二方面为一种制作超薄氮化钽层的方法，包括提供钽靶；启动惰性气体等离子体，并在预定时间内向等离子体通入氮气而在衬底上溅射氮化钽；到达预定的固定时间后停止氮气流。本专利技术的第三方面为一种制作超薄氮化钽层的方法，包括提供钽靶；用氮气流对钽靶预充氮；然后启动惰性气体等离子体而在衬底上溅射氮化钽。本专利技术的第四方面为一种制作半导体器件互连的方法，包括在半导体衬底上制作介电层；在介电层中制作沟槽；将半导体衬底置于有钽靶的等离子体淀积室中；在等离子体淀积室中存在氮时启动等离子体；以及在沟槽中淀积含钽和氮的超薄层。附图说明现在，将参照附图，只通过实例来描述本专利技术的实施方式。图1A-1D为部分的剖面图，说明根据本专利技术的一种实施方式来制作氮化钽/钽/铜互连线；图2为根据本专利技术的一种实施方式来淀积超薄氮化钽层的第一种设备的示意剖面图；图3为根据本专利技术的一种实施方式来淀积超薄氮化钽层的第二种设备的示意剖面图；图4为说明根据本专利技术的一种实施方式来淀积超薄氮化钽层的第一种方法的流程图；图5为说明根据本专利技术的一种可选实施方式来淀积超薄氮化钽层的第二种方法的流程图。具体实施例方式图1A-1D为部分的剖面图，说明了氮化钽/钽/铜互连线的制作。在图1A中，介电层100制作在衬底110的上表面105上。在一个实例中，衬底110为半导体衬底。制作在介电层100中的是沟槽115，其侧壁120从介电层100的上表面125伸展至衬底110的上表面105。沟槽115还有底部130。介电层100可为氧化硅或低κ值介电材料。在一个实例中，低κ值介电材料为SILKTM(Dow Corning，Midland，MI)。沟槽115可由反应离子刻蚀(RIE)工艺来制作。在图1B中，氮化钽超薄层135由等离子体淀积工艺来淀积。在图2和3中说明了氮化钽层135的制作设备，并在下面加以描述。图4和5说明了氮化钽层135的制作工艺，并在下面加以描述。氮化钽层135约为0.5-3nm厚的保形涂层，覆盖沟槽115的侧壁120和底部130以及介电层100的上表面125。由于氮化钽分子的直径约为0.42nm，氮化钽层135包含1-6个单层。在图1C中，钽层140淀积在氮化钽层135上面。钽层140是在淀积了氮化钽后在淀积氮化钽层135所用的同一设备和同一淀积室中淀积的。在一个实例中，钽层140约为5-30nm厚。钽层140在氮化钽层135上形成一保形层。在图1D中，在钽层140上制作保形的铜籽层145。铜籽层145是溅射淀积或蒸发的，厚约10-200nm。铜籽层可在有进样设备的第二室中进行淀积或蒸发，第一室用来制作氮化钽层135和钽层140。然后在铜籽层145上用电镀制作铜导体芯150，使其厚度足以完全填充沟槽115。然后进行CMP步骤来从介电层100的上表面125上除去氮化钽层135、钽层140、铜籽层145和铜导体芯150，留下的铜引线155其上表面160基本上与介电层的上表面齐平。虽然在图1D中示出了铜籽层145，实际上铜籽层成了铜芯导体150的一部分，不能与铜芯导体区分开。图2为淀积超薄氮化钽层第一种设备的示意剖面图。淀积室165为离子金属等离子体室，例如，购自Applied Materials Inc.，SantaClara，Calif.的IMP VectraTM室。淀积室165包含侧壁170、顶盖175以及底部180。钽靶185设在淀积室165的顶盖175上。在淀积室165中设有可移动的衬底台190，其上表面195用于承载衬底200。在一个实例中，衬底200为半导体衬底。衬底台190装在与提升马达205相连的轴上，马达205使衬底台190在降下的装片/取片位置与升高的加工位置间升降。淀积室165备有开口210，使当衬底台190在降下的装片/取片位置时，机械手(未示出)可经由此开口向室中送入或从室中取出衬底200。在淀积室165中还装有与提升马达220相连的提升台215以及装在衬底台190中的升降杆225。杆225使衬底200从衬底台190的上表面195升起或落至上表面195上。淀积室165中还设有屏蔽罩235，使溅射的材料不致淀积到侧壁170上。线圈230经衬底台190与靶185间的支撑件240装在屏蔽罩235上。为了增强等离子体中的离化成分，线圈230提供RF能量来帮助启动和维持等离子体以及增大等离子体强度。支撑件240使线圈230与屏蔽罩235及淀积室165电绝缘。淀积室165使用了三个电源。DC电源250为靶185供电，使处理气体产生等离子体。环状磁铁252设在靶185后面，在靶表面形成磁力线而俘获电子并提高靶面附近的等离子体强度，以提高溅射效率。第一RF电源经由第一匹配网络255B为线圈230供给RF功率以提高等离子体强度。第二RF电源260A经由第二匹配网络260B在衬底台190与等离子体间施加偏压，将离化的溅射材料直接引本文档来自技高网...

【技术保护点】
一种半导体器件用的互连，包含：具有侧壁和底部的导体芯；及在所述导体芯侧壁和底部上的超薄层。

【技术特征摘要】
【国外来华专利技术】US 2001-5-11 09/853,9561.一种半导体器件用的互连，包含具有侧壁和底部的导体芯；及在所述导体芯侧壁和底部上的超薄层。2.权利要求1的互连，其中所述导体芯包含铜，所述超薄层包含氮化钽。3.权利要求1或2的互连，其中超薄层为0.5-3nm厚。4.前面任何权利要求的互连，其中超薄层包含1-7个单层的氮化钽。5.前面任何权利要求的互连，还包含导体芯与超薄层之间的冗余导体。6.权利要求5的互连，其中冗余导体包括钽。7.权利要求5或权利要求6的互连，其中冗余导体约为5-30nm厚。8.一种制作超薄氮化钽层的方法，包括提供钽靶；启动惰性气体等离子体，并在预定时间内向等离子体通入氮气流，从而在衬底上溅射氮化钽层；以及在预定时间到达后，停止所述氮气流。9.权利要求8的方法，还包括在氮化钽层的顶部上溅射钽层。10.权利要求8或权利要求9的方法，其中所述预定的时间足以产生不厚于3nm的氮化钽层。11.权利要求8-10中任一项的方法，其中所述预定的时间足以产生包含1-7个单层的氮化钽层。12.一种制作超薄氮化钽层的方法，包括提供钽靶；用氮气流过钽靶使之预充氮；以及启动惰性气体等离子体，从而在衬底上溅射氮化钽。13.权利要求12的方法，还包括在所述氮化钽层的顶部上溅射钽...

【专利技术属性】
技术研发人员：爱德华库尼三世，安东尼斯坦珀，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]