隐埋数位线堆积及其制造方法技术

本发明专利技术公开了一种制造隐埋数位线堆积的方法。该方法包括在多晶硅突起（２２４）上形成贫硅金属硅化物第一薄膜（２２６），随后形成硅化物阻挡第二薄膜（２２８）。该硅化物阻挡第二薄膜被难熔金属第三薄膜（２３２）所覆盖。经过一个自对准金属硅化加工步骤，第一薄膜自对准于多晶硅突起。在一个具体实施方案中，所有的上述沉积过程均通过物理汽相沉积（ＰＶＤ）完成。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的领域涉及半导体加工。特别地，一个实施方案涉及一种在半导体材料和金属之间形成电偶联(electrical coupling)的方法。具体地，一个实施方案涉及一种制造钨-隐埋数位线堆积(WBDLstack)的方法。
技术介绍
半导体加工是一项通过结合若干工序以获得可工作的器件的集成活动。其中，在更小的基底面积上集成更多的半导体器件以获得具有更快的器件速度、更低的能耗、以及更好的器件便携性等的加工方法被称为小型化。为了实现小型化，必须经常研究新的加工方法。隐埋数位线(buried digit line，BDL)结构的出现使得动态随机存储器(DRAM)具有更小的外形。但是，金属化的平均粒度(gs)的持续减小将导致沿基底的晶界形成晶粒。从而，小型化的同时也导致了持续高于理想值的电阻系数。在后段制程(BEOL)加工中必须防止金属烧结。在要求具有低电阻率的存储器内实现位线连通的同时，通常也要求位线是耐热的，以避免其在BEOL加工、老化试验(burn-in testing)、以及现场应用中被侵蚀。因此，需要的是一种能够克服现有技术的不足的导电结构。专利技术概述本专利技术的实施方案克服了上述问题。本专利技术的一个实施方案涉及在基底上形成钨-隐埋数位线(WBDL)堆积的方法。该方法包括在多晶硅突起(polysilicon plug)上形成贫硅金属硅化物第一薄膜；然后，以氮气反应性溅射富硅金属硅化物靶，形成金属氮硅化物第二薄膜；金属氮硅化物第二薄膜被钨第三薄膜所覆盖。自对准金属硅化(salicidation)方法使第一薄膜自对准于多晶硅突起。在一个实施方案中，所有上述的沉积过程均通过物理汽相沉积(PVD)完成。在另一个实施方案中，实现了在基底上形成WBDL堆积的加工方法。该加工方法包括在多晶硅突起上形成贫硅金属硅化物第一薄膜；然后，在第一薄膜上，通过以氮气反应性溅射氮化钛靶的方法形成氮化钛第二薄膜；氮化钛第二薄膜被钨第三薄膜所覆盖。自对准金属硅化(salicidation)方法使第一薄膜自对准于多晶硅突起。根据本专利技术的实施方案，在有源器件上形成隐埋数位线结构，从而获得了更低的电阻率和更高的热加工产率。另一个实施方案涉及含有BDL结构的设备。该设备被封装和实施于一个宿主设备中。在一个实施方案中，宿主设备包括存储器模组。在另一个实施方案中，宿主设备包括含有处理器的计算机系统、存储器系统、以及至少一个与宿主设备相连接的I/O设备。附图的简要说明为了说明本专利技术的实施方案，以下结合附图所示的特定的实施方案，对以上简述的本专利技术作更详细的说明。通过以下附图，对本专利技术的附加特征和细节进行详细说明和解释，但需要注意的是，这些附图只是本专利技术的典型实施方案的示意图，并非按比例绘制，因此不应被认为是对本专利技术的范围的限制。附图说明图1是根据一个实施方案，处于加工过程中的结构的截面；图2A是根据一个实施方案，是从经进一步加工后的如图1所示的结构上沿着线2-2所截取的截面；图2B是如图2A所示的结构经进一步加工后的截面；图2C是从如图2B所示的结构上、与图2B平面正交地沿线2C-2C′所截取的截面；图3A是具有与如图2A所示结构相似的特征的另一个实施方案的截面；图3B是如图3A所示的结构经进一步加工后的截面；图3C是从如图3B所示的结构上、与图3B平面正交地沿线3C-3C′所截取的截面；图4是根据一个实施方案的加工方法流程图；图5是根据一个实施方案的晶圆或含有半导体芯片的基底的俯视图；图6是根据一个实施方案的电路模组的框图；图7是根据一个实施方案的存储器模组的框图；图8是根据本专利技术的另一个实施方案的电子系统的框图；图9是根据一个实施方案的存储器系统的框图。图10是根据一个实施方案的计算机系统的框图。专利技术详述在以下的详细说明中，参考了构成本专利技术的一部分、并示出了实现本专利技术的实施方案的具体方式的附图。在附图中，不同视图中的相同数字标记表示基本相似的组元。对实施方案的说明是充分详细的，以使本领域的普通技术人员能够实施本专利技术的各种实施方案。本专利技术还可以有其它的实施方案，并可以作结构的、逻辑的、以及电气的变更而不偏离各实施方案的范围。以下说明中，术语“晶圆”和“基底”包括具有暴露的表面、并在该表面上形成集成电路(IC)结构的任何结构。术语“基底”包括半导体晶圆。术语“基底”还用来指代处于加工中的半导体结构，并包括在其上构成的其它的层。“晶圆”和“基底”均包括掺杂的和未掺杂的半导体、在半导体或绝缘体基板上形成的半导体外延层、以及为本领域普通技术人员所熟知的其它结构。术语“导体”包括半导体，术语“绝缘体”或“电介质(dielectric)”被定义为包括导电性弱于导体的任何材料。在本申请中，术语“水平面”被定义为平行于晶圆或基底的常规平面或表面的平面，而与晶圆或基底的方位无关。术语“垂直”是指垂直于上述定义的水平面的方向。各种介词，例如“在...之上(on)”、“在...之侧(side)”(例如“侧壁”)、“高于(higher)”、“低于(lower)”、“在...之上(over)”、以及“在...之下(under)”等，均指关于晶圆或基底的顶面的常规平面或表面的位置，而与晶圆或基底的方位无关。因此，以下的详细说明并非限制性的，本专利技术的范围以及权利要求的等价物的完整范围由且仅由权利要求所定义。图1所示为处于本专利技术的一个实施方案的加工过程中的结构100的截面。虽然图1所示结构100是存储器单元的前体，但其实施方案同样适用于其它半导体设备。基底110包括活性区(未示出)以及在基底110之上的多个栅堆积112。各栅堆积112被作为连接容性的存储单元(未示出)的导电接触垫114(landing pad 114)所隔开。第一电介质116被沉积并被蚀回至第一上层表面118，随后第二电介质120被沉积并被蚀回至第二上层表面122。在一个实施方案中，第一电介质116是硼磷硅酸盐玻璃(BPSG)，第二电介质120是分解的原硅酸四乙酯(TEOS)。另外，还可以根据加工流程的需要使用其它的电介质材料。在一个实施方案中，第一电介质116和第二电介质120是通过沉积和像化学机械抛光(CMP)这样的蚀回工艺而形成的单一结构。在两个栅堆积112之间，通过刻蚀至基底110的硅表面，以及蚀回至第二上层表面122的方法，形成导电突起124。在一个实施方案中，导电突起124由填充于电介质层当中的接触通道中的多晶硅(以下称为多晶硅突起124)制备。通过这一加工方法，就将导电的接触垫114与多晶硅突起124隔离开了。经过未在此阐述的进一步加工处理后，与导电的接触垫114相连接的通道位于图平面的前面或后面。换句话说，图1所示是沿一斜线所取的截面图，这样从沿着直线阵列(图中未示出)的角度观察，导电的接触垫114就包括在多晶硅突起124前面的一个和在多晶硅突起124后面的一个。图2A～2C所示为第一常规实施方案。图2A是根据一个实施方案从经进一步加工后的如图1所示的结构100上沿着线2-2所截取的截面。多晶硅突起224在第一电介质216以及第二电介质220之间。通过物理汽相沉积(PVD)，在多晶硅突起124之上以及第一电介质216和第二电介质220之上，形成难熔金属硅化物第一薄膜226。在一个实本文档来自技高网...

【技术保护点】
一种方法，其包括：通过物理汽相沉积（ＰＶＤ）在导电突起上形成难熔金属硅化物第一薄膜；在所述难熔金属硅化物第一薄膜上形成难熔金属氮硅化物第二薄膜；以及通过ＰＶＤ在所述难熔金属氮硅化物第二薄膜上形成难熔金属第三薄膜。

【技术特征摘要】
【国外来华专利技术】US 2002-6-4 10/163,2891.一种方法，其包括通过物理汽相沉积(PVD)在导电突起上形成难熔金属硅化物第一薄膜；在所述难熔金属硅化物第一薄膜上形成难熔金属氮硅化物第二薄膜；以及通过PVD在所述难熔金属氮硅化物第二薄膜上形成难熔金属第三薄膜。2.如权利要求1所述的方法，其中所述导电突起包括一个特征尺寸，并且其中通过PVD形成难熔金属第三薄膜是在导致平均粒度的条件下进行的，其中所述平均粒度大于所述导电突起的特征尺寸。3.如权利要求1所述的方法，其中所述导电突起包括一个特征尺寸W，并且其中所述难熔金属第三薄膜的形成是在导致平均粒度gs的条件下进行的，并且其中0.1W≤gs‾≤10W.]]>4.如权利要求1所述的方法，其中通过PVD在导电突起上形成难熔金属硅化物第一薄膜包括形成熔点高于约900℃的难熔金属硅化物第一薄膜。5.如权利要求1所述的方法，其中通过PVD形成难熔金属硅化物第一薄膜包括形成难熔金属硅化物第一薄膜，其中所述硅化物是MSix，其中M为所述难熔金属，且其中0＜x≤3。6.如权利要求1所述的方法，其中形成无定形的难熔金属氮硅化物第二薄膜包括由难熔金属硅化物靶通过反应性PVD形成；并且其中所述无定形的金属氮硅化物第二薄膜是MNySix，其中M为所述难熔金属，且0＜x≤3，且0＜y≤1。7.如权利要求1所述的方法，其中形成无定形的难熔金属氮硅化物第二薄膜包括在氮气存在下溅射难熔金属硅化物靶；所述难熔金属硅化物靶包括组合物MSix，其中M选自Ta、TaW、TaWTi、TaMo、TaMoTi、TaHf、TaHfTi、W、WTi、WMoTi、WHf、WHfTi、Mo、MoTi、MoHf、MoHfTi、和HfTi、及其组合，且其中0＜x≤3。8.如权利要求1～7之一所述的方法，其中该方法还包括由所述难熔金属硅化物第一薄膜和所述导电突起形成自对准金属硅化物结构。9.如权利要求1～8之一所述的方法，其中该方法还包括在形成自对准金属硅化物结构的条件下快速热处理所述难熔金属硅化物第一薄膜和所述导电突起；热处理所述无定形的难熔金属氮硅化物第二薄膜，以充分地阻止氮迁移。10.如权利要求1～9之一所述的方法，其中所述第一薄膜、第二薄膜和第三薄膜的形成是在单一设备内完成的。11.一种具...

【专利技术属性】
技术研发人员：YJ胡，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]